计算机组成原理期末考试总复习

感谢 20072713 & 20072717 整理 http://hi.http://www.wodefanwen.com//20072717 计算机组成原理

一、选择题

（ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。

A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。

A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。

A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。

A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序

（ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。

A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便 （ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。

A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器 （ d？ ）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。

A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器

（ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。

A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （

c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。

期末考试复习题，很给力的！！！

A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。

A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器

（ c ）11、下列各种数制的数中最小的数是下面哪项。

A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。

A．(1001011)2 B．75 C．(112)8 D．(4F)H

（ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。

A．01101110 B．01101111 C．01111111 D．11111111

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://www.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://www.wodefanwen.com//20072717 （ a ）14、能发现两位错误并能纠正一位错的编码是下面哪种编码。

A．海明码 B．CRC码 C．偶校验码 D．奇校验码

（ ）15、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是下面哪项。

A．11001011 B．11010110 C．11000001 D．11001001 （ c ）16、下列存储器中，速度最慢的是下面哪项。

A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 （ c ）17、某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。

A．18根 B．16K根 C．14根 D．22根 （ b ）18、下列部件（设备）中，存取速度最快的是下面哪项。

A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 （ a ）19、在主存和CPU之间增加Cache的目的是下面哪项。

A．解决CPU和主存之间的速度匹配 B．增加CPU中通用寄存器的数量 C．代替CPU中的寄存器工作 D．扩大主存的容量 （ d ）20、计算机的存储器采用分级存储体系的目的是下面哪项。

A．便于读写数据 B．减小机箱的体积

C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾

（ a ）21、某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目下面哪项正确。

A．20 B．24 C．50 D．30 （

a）22、常用的虚拟存储器由两级存储器组成，下面哪项说法正确。

A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 （

b）23、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，

下面哪项符合这种特点。

A．直接映射 B．全相联映射 C．组相联映射 D．混合映射 （

b）24、指令系统中采用不同寻址方式的目的主要是下面哪项。

A. 实现程序控制和快速查找存储器地址

B. 缩短指令长度，扩大寻址空间，提高编程灵活性

C. 可以直接访问主存和外存 D. 降低指令译码难度

（ d ）25、CPU组成中不包括下面哪项。

A．指令寄存器 B．地址寄存器 C．指令译码器 D．地址译码器 （ c ）26、程序计数器PC在下面哪项部件中。

A．运算器 B．存储器 C．控制器 D．I/O接口 （

b）27、CPU内通用寄存器的位数取决于下面哪项。

A．存储器容量 B．机器字长 C．指令的长度 D．CPU的管脚数 （ b ）28、以硬件逻辑电路方式构成的控制器又称为下面哪个名称。

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://www.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://www.wodefanwen.com//20072717 A．存储逻辑型控制器 B．组合逻辑型控制器 C．微程序控制器 D．运算器 （ c ）29、直接转移指令的功能是将指令中的地址代码送入下面哪个部件中。

A．累加器 B．地址寄存器 C．PC寄存器 D．存储器 （ b ）30、状态寄存器用来存放下面哪些内容。

A．算术运算结果 B．算术、逻辑运算及测试指令的结果状态 C．运算类型 D．逻辑运算结果 （ d ）31、微程序放在下面哪个部件中。

A．指令寄存器 B．RAM C．内存 D．控制存储器 （ b ）32、微程序控制器中,机器指令与微指令的关系下面哪项说法正确。 A. 每一条机器指令由一条微指令执行

B．一段机器指令组成的程序可由一条微指令来执行

C. 每一条机器指令由一段用微指令编成的微程序来解释执行 D. 一条微指令由若干条机器指令组成

（ b ）33、异步控制常作为下面哪项的主要控制方式。 A. 微型机的CPU控制中

B. 单总线计算机结构计算机中访问主存和外部设备时 C．组合逻辑的CPU控制中

D. 微程序控制器中

（ d ）34、在显示器的技术指标中，数据640×480，1024×768等表示下面哪项特征。

A．显示器屏幕的大小 B．显示器显示字符的最大行数和列数 C．显示器的颜色指标 D．显示器的分辩率 （ b ）35、主机、外设不能并行工作的方式是下面哪项 。

A．中断方式 B．程序查询方式 C．通道方式 D．DMA方式 （ b ）36、在I/O单独（独立）编址下，下面的说法哪项正确。

A．一个具体地址只能对应输入输出设备

B．一个具体地址既可对应输入输出设备，也可对应内存单元 C．一个具体地址只能对应内存单元 D．只对应内存单元或只对应I/O设备

（ d ）37、禁止中断的功能可由下面哪项来完成。

A．中断触发器 B．中断禁止触发器 C．中断屏蔽触发器 D．中断允许触发器

（ c ）38、在微机系统中，主机与高速硬盘进行数据交换一般用下面哪种方式。

A．程序中断控制 B．程序直接控制 C．DMA方式 D．通道方式 （ c ）39、常用于大型计算机的控制方式是下面哪项。

A．程序中断控制 B．程序直接控制 C．通道方式 D．DMA方式 （ c ）40、有关中断的论述不正确的是下面哪项。

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://www.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://www.wodefanwen.com//20072717 A．可实现多道程序、分时操作、实时操作 B．对硬盘采用中断可能引起数据丢失

C．CPU和I/O设备可并行工作，但设备间不可并行工作 D．计算机的中断源可来自主机，也可来自外设

（ c ）41、DMA方式数据的传送是以下面哪项为单位进行的。

A．字节 B．字 C．数据块 D．位 （

a）42、DMA方式在哪两个设备之间建立的直接数据通路。

A．主存与外设 B．CPU与外设 C．外设与外设 D．CPU与主存 （ b ）43、信息只用一条传输线，且采用脉冲传输的方式是下面哪种传输方式。

A．并行传输 B．串行传输 C．并串行传输 D．分时传输 （

b）44、在哪种总线结构的计算机系统中，外设地址可以主存储器单元统一编址。

A．三总线 B．单总线 C．双总线 D．以上三种都可以 （ d ）45、系统总线中地址线的功能，下面哪项说法正确。

A．用于选择主存单元地址 B．用于选择进行信息传输的设备

C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址

（ a ）46、有一个CRT的分辨率是1024×768像素，颜色数为256色，则刷新存储器的容量是下面哪项。A．768KB B．512KB C．256KB D．2MB

（ a ）47、十进制数5的单精度浮点数IEEE754代码是下面哪项。

A．01000000101000000000000000000000 B．11000000101000000000000000000000 C．01100000101000000000000000000000 D．11000000101000000000000000000000

例3:求十进制数-5的单精度浮点数IEEE754代码。

解: -5=-101B=-1.01×22,阶码E=127+2=129=10000001B IEEE754代码是1 10000001 01000000000000000000000

例4:求十进制数0.15625的单精度浮点数IEEE754代码。

解: -0.15625=-1.01×2-3,阶码E=127-3=124=01111100B

IEEE754代码是1 01111100 01000000000000000000000

（ a ）48、在微机系统中，外设通过下面哪项与主板的系统总线相连接。

A．适配器 B．设备控制器 C．计数器 D．寄存器

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://www.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://www.wodefanwen.com//20072717 二、填空题

1、计算机的硬件包括 运算器 、 控制器 、 存储器 、输入设备和输出设备五部分。 2、总线一般可分为三类，它们分别是 地址总线 、 数据总线 和 控制总线 。

3、将二进制数01100100转换成十进制数是 100 ，转换成八进制数是 144 ，转换成十六进制数是 64H 。

4、在一个8位的机器系统中，补码表示数的范围从 -128 到 +127 。 5、CPU能直接访问 主存 和 Cache ，但不能访问 外存 和 I/O设备 。 6、Cache的映射方式有 直接映像 、 全相联映像 和 组相联映像 三种。其中 组相联映像 方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。 7、磁盘的寻址信息格式由驱动器号、盘面号、磁道号 、扇区号四部分组成。 8、目前的CPU包括 运算器 ， 控制器 和CACHE（一级）。

9、在程序执行过程中，控制器控制计算机的运行总是处于 取指令 、分析指令和 执行指令 的循环之中。

10、微程序入口地址是 译码器 根据指令的 操作码 产生的。

11、微程序控制器的核心部件是 控制存储器 ，它一般用 只读存储器 构成。 12、微指令执行时，产生后继微地址的方法主要有 计数器方式 、断定方式 等。 13、一条机器指令的执行可与一段微指令构成的 微程序 相对应，微指令可由一系列 微命令 组成。 14、保存当前栈顶地址的寄存器叫 栈顶指针SP 。 15、实现输入输出数据传送方式分成三种： DMA方式 、 中断方式 和程序控制方式。 16、计算机中各功能部件是通过总线 连接的，它是各部件间进行信息传输的公共通路。 17、计算机中总线的两个主要特征是 分时 和 共享 。 18、计数制中使用的数据个数被称为 基 。 19、在用 补码 表示的机器数中，零的编码是唯一的。 20、信息的数字化编码是指 用0或1的二进制编码，并选用一定的组合规则来表示信息 。 21、一个定点数由 符号位 和 数值域 两部分组成。根据小数点位置不同，定点数据有 和 纯小数 和 纯整数 两种表示方法。 22、移码常用来表示浮点数的 阶码 部分，移码和补码比较，它们除 符号位 外，其他各位都 相同 。 23、码距的定义是 编码系统中任两个合法码之间的最少二进制位数的差异 。 24、8421码用二进制求和时，当和超过 9 时，需要做 加6调整 修正。

25、有二进制数D4D3D2D1，奇偶校验值用P表示，则奇校验为 P=D4+D3+D2+D1 ，偶校验为 P=D4+D3+D2+D1 ，奇偶校验只能检测 奇数个错 ，无法检测 偶数个错 。

26、在浮点加减法运算中，当运算结果的尾数的绝对值大于1时，需要对结果进行 向右规格化 ，其操作是 尾数右移一位，右边补一个0，阶码减1，直到尾数绝对值>=0.5 。 27、闪速存储器能提供 高性能、低功耗、高可靠性 以及 瞬时启动 能力，为现有的 存储器 体系结构带来巨大变化，因此作为 固态盘 用于便携式电脑中。 感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://www.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://m.wodefanwen.com//20072717 故芯片总数为： 256K位/4K位 = 64片 （2）由于存储单元数为16K，故地址长度为14位（设A13~A0）。

芯片单元数为1K则占用地址长度为10位（A9~A0）。 每一组16位（4片），共16组，组与组间译码采用4：16译码。 组成框图如图所示。

(3) 采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64 = 31.25μs，即可取刷新信号周期为30μs。

7、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，问： （1）cache/主存系统的效率是多少； （2）平均访问时间是多少；

解：h=Nc /(Nc +Nm )=1900/(1900+100)=0.95 r=tm /tc =250ns/50ns=5

e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta =tc /e=50ns/0.833=60ns

8、某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求： （1）Cache的命中率是多少？

（2）CPU访问内存的平均访问时间是多少？ （3）Cache/主存系统的效率是多少？

解：⑴ 命中率H＝（4500－340）/ 4500＝0.92。

⑵ CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝57.4ns ⑶ cache-主存系统的效率e＝45/57.4=78℅

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://m.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://m.wodefanwen.com//20072717 9、已知cache/主存系统效率为85%，平均访问时间为60 ns，cache比主存快4倍，求主存存储器周期是多少？cache 命中率是多少？ 因为 Ta=Tc/e 所以 Tc=Ta×e =60×0.85=51ns (cache存取周期)； r=4, Tm=Tc×r =510×4 =204ns (主存存取周期)； 因为 e =1/[r+(1-r)H] 所以H= 2 .4/2.55 = 0.94；

15、已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期为200ns，求cahce／主存系统的效率和平均访问时间。

∵ r = t m/t c = 4 ∴ t c = t m /4 = 50ns e = 1/[r+(1-r)h] = 1/[4+(1-4)×0.98] t a = t c /e = t c ×[4-3×0.98] = 50×1.06 = 53ns。 10、用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？

解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s 每个数据位长度T＝1÷4800≈0.208ms 数据位传输速率为8×480＝3840位/秒。

11、假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？

解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。

12、在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。

解：时钟频率为100MHz，所以 5个时钟周期＝5×10ns＝50ns

数据传输率＝16bit/0.5ns＝40×106字节/秒

13、⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？

⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？ ⑶分析影响带宽的有哪些因素？

解：⑴设带宽用Dr表示，总线时钟周期用T＝1/f 表示，一个总线周期传送的数据量用D表示，根据定义可得

Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S

⑵因为64位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S

⑶总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。

14、在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。

解：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。

16、设有两个十进制数：x= -0.875×21，y=0.625×22。

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://m.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://m.wodefanwen.com//20072717 （1） 将x，y的尾数转换为二进制补码形式。

（2） 设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格

化结果。

答:(1)设S1为X的尾数,S2为Y的尾数, 则S1=(-0.875)10=(-0.111)2,[S1]补=1.001, S2=(0.625)10=(+0.101)2,[S2]补=0.101. (2) 对阶:

设X的阶码为JX,Y的阶码为JY,JX=(+01)2,JY=(+10)2,

JX-JY=(-01)2,小阶的尾数S1右移一位S1=(-0.0111)2,JX阶码加1,则JX=(10)2=JY,S1经舍入后,S1=(-0.100)2, 对阶完毕.X的补码浮点格式:010 1100,Y的补码浮点格式:010 0101. 尾数相减:

[S1]补=11.100,[-S2]补=11.011,[S1-S2]补=[S1]补+[-S2]补=10.111,尾数求和绝对值大于1,尾数右移一位,最低有效位舍掉,阶码加1,

则[S1-S2]补=11.011(规格化数),JZ=11 规格化结果:011 1011

17、设机器字长16位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接，立即数，相对，变址四种寻址方式。 参考此例：

某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。

答：根据题意，

40种指令至少需6位OP；

四种寻址方式至少需用2位表示；

主存为640K，则地址需要20位，而机器字长为16位，所以只能用分段方式来实现，设段寄存器为16位，作为段内地址的位移量可以在指令指定的寄存器中，可设计如下格式：

15 10 9 8 7 0

OP X(2) D(8) X = 00 直接寻址方式 E = D X = 01 立即寻址方式

X = 10 变址寻址方式 E = （R）+D X = 11 相对寻址方式 E = （PC）+D

18、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，试问： （1） 更新磁盘上全部数据需多少时间？

（2） 若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？

参考此例：

14．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B 的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：

平均寻道时间+平均等待时间+数据传送时间

另外，使用CPU更新信息所需时间为4ms, 并且更新时间同输入输出操作不相重叠。

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://m.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://m.wodefanwen.com//20072717 试问：

（1） 盘上全部数据需要多少时间？

（2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？

解：（1）磁盘上总数据量 = 1000×3000B = 3000000B 读出全部数据所需时间为 3000000B ÷ 500B / ms = 6000ms 重新写入全部数据所需时间 = 6000ms

所以，更新磁盘上全部数据所需的时间为 ：

2×（平均找道时间 + 平均等待时间 + 数据传送时间 ）+ CPU更新时间 = 2（30 + 120 + 6000）ms + 4ms = 12304ms

(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；

数据传输率提高一倍后，数据传送时间变为： 3000000B ÷ 1000B / ms = 3000ms 更新全部数据所需时间为：

2 ×（30 + 60 + 3000）ms + 4ms = 6184ms

19、现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。

设地址线x根，数据线y根，则

2·y=64K×2

若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14

因此，当数据线为1或2时，引脚之和为18 故：共有2种解答

x

一、基本概念

指令周期，CPU周期（机器周期），存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水线，算术流水线，并行处理技术， 流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断（双符号法与单符号法），n位机器数（原码、反码、补码、移码）表示的范围，先行进

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://m.wodefanwen.com//20072717

感谢 20072713 & 20072717 整理 http://hi.http://m.wodefanwen.com//20072717 位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。

二、选择题练习

1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A. 阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数

C. 数符与尾数小数点后第一位数字相异为规格化数 D. 数符与尾数小数点后第一位数字相同为规格化数

2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是______。

A . -215 ~ +（215 -1） B. -（215 –1）~ +（215 –1） C. -（215 + 1）~ +215 D. -215 ~ +215

3、 容量是128M*32的内存，若以字节编址，至少需要______根地址线。

A. 16 B. 29 C. 27 D. 32

4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是____。

A、0~64K B、0~32K C、0~64KB D、0~32KB

5、主存贮器和CPU之间增加cache的目的是______。

A. 扩大主存贮器的容量

B. 解决CPU和主存之间的速度匹配问题 C. 扩大CPU中通用寄存器的数量

D. 既扩大主存的容量，又扩大CPU通用寄存器的数量

6、以某个寄存器的内容为操作数地址的寻址方式称为______寻址。

A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接

7、 在cache的映射方式中不需要替换策略的是______。

A. 全相联映射方式 B. 直接映射方式 C. 组相联映射方式

8、 在CPU中跟踪指令后继地址的寄存器是______。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

9、. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行

感谢20072717进行非常辛苦的整理 欢迎访问http://hi.http://m.wodefanwen.com//20072717

本文来源：https://www.bwwdw.com/article/q1ld.html