EDA技术实验书

数字电路实验

实验一 逻辑门电路功能测试

一、实验目的

1．掌握常用集成逻辑门的逻辑功能，熟悉其外形和引脚排列 2．了解门的门控制作用 3．掌握常用逻辑门的变换方法 二、使用仪器和器件 1．双踪示波器

2．数字电路实验箱

3．74LS51 74LS00 74LS86 74LS20 74LS04 三、实验内容和步骤

1．TTL集成门电路逻辑功能的测试 （1）“与非门”逻辑功能的测试

在实验箱上用一个四输入端“与非门”（ TTL：74LS20 ）。按表1-1完成逻辑功能的测试（输入接逻辑电平选择开关、输出接电平显示）。

表1-1 “与非门”逻辑功能的测试

输 入 A 1 1 0 0 B 1 0 1 0 C 1 1 0 0 输 出 Y 注：测试前应将“与非”门多余的输入端，作适当处理。 （2）用“与或非”门实现Z?AB?C的逻辑功能

在实验箱上用 “与或非”门（ TTL：74LS51 ），按Z?AB?C的逻辑功能接线，并完成表1-2的功能测试并记录。“与或非门”逻辑符号如图1-2所示。

1 河北大学电信学院

数字电路实验

表1-2 “与或非”逻辑功能

输 入 A B C Z 输 出 注：测试前应将“与或非”门多余的输入端，作适当处理。

A B C & ≥1 Z & 1KHz A & Z K 图 1-1 “与或非门”逻辑符号 图1-2 “与非门”控制功能测试电路

2．“门”控功能的测试

（1）“与非”门控制功能的静态测试

设A为信号输入端，K为控制端。A端分别输入“0”、“1”，K端接逻辑电平“0”或“1”。输出端Z接发光二极管（LED）进行状态显示，或称“0-1”显示，高电平亮。按表1-3进行测试，总结“封门”、“开门”的规律。接线如图1-2所示。

表1-3 “与非门”门控功能

A 0 1 0 1 K 0 0 1 1 Z （2）与非门“门控”的动态测试 ( 图1-2 ) A端输入CP脉冲（1KHz），K端分别输入“1”、“0”信号，观察并记录输入输出波形。见图1-3所示

2 河北大学电信学院

数字电路实验

A K Z图1-3 门控动态测试

(3 ) 用异或门（74LS86）重复上述实验，观察并记录输入输出波形。

3、用“与非门”实现下列电路，并测试它们功能。 “或”门 Z?A?B “与”门 Z?A?B “或非”门 Z?A?B “异或”门 Z?A?B

4、 测试用异或门和与非门组成的半加器的逻辑功能

根据半加器的逻辑表达式可知，两数相加和S是A、B的异或，进位C是A、B相与，半加器可用一个异或门和两个与非门组成，电路如图1-4 所示。进行逻辑功能测试， 将结果填入表1-4。

A B & 1 C 输入 =1 S 输出 B 0 1 0 1 S C A 0 0 1 1 图1-4 半加器电路图 表1-4

要求画出电路图和测试记录表格，并完成逻辑功能的测试。

*5、根据图1-5完成电路的连接并测试，根据测试结果说明此电路完成的逻辑功能。

* 数据表格自拟

3 河北大学电信学院

数字电路实验

A B CI

=1

=1 & ≥1 & S

1

CO

图1-5

*6、用74LS04按图1-6连接，输入单脉冲信号。观察LED变化，说明原因。

图1-6

*7、 用74LS04按图1-7连接 用示波器观察U2C输出端波形，分析原因。

如果输出波形如图1-8，周期为90ns，那么此反相器的平均传输延迟时间是多少。

XSC2GU2A123U2B45U2C6ABT74LS04D74LS04D74LS04D

图1-7

4 河北大学电信学院

数字电路实验

图1-8

四、预习要求

要求认真阅读实验指导书，并完成要求自拟的实验电路和测试记录表格，本实验属于一般验证性实验，学生应对所有测试表的结果预先填好，实验时只做验证，要做到胸中有数。 思考题：

举例说明“与门”、“或门”、“异或门”的门控作用。

74LS20

2输入与非门 74LS00 VCC 14异或门 74LS86 3Y 8 4A 13 &4B 12 4Y 11 3A 10 9 3B VCC 14 4B 13 =1 4A 12 =1 4Y 11 3B 10 3A 9 =1 3Y 8 & & & 1 =1 6 7 2Y GND 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND

1 1A 2 1B 3 1Y 4 2A 5 2B 5 河北大学电信学院

数字电路实验

与或非门 74LS51 反相器 74LS04 VCC 14 6A 13 6Y 5A 11 5Y 4A 9 4Y 8 Vcc 1C 14 1B 12 1F 11 1E 10 1D 9 ≥1 ＆ ≥1 1 1Y 8 13 12 10 ＆ ≥1 1 1 1 1 1 1 1 1 1 2 3 1A 2A 2B 4 5 6 7 2C 2D 2Y GND 1

1A 6 2 3 4 5 6 7 1Y 2A 2Y 3A 3Y GND 河北大学电信学院

数字电路实验

实验二 组合逻辑电路设计

一、实验目的

1．掌握常用组合逻辑电路的设计方法 2．掌握奇偶校验电路的设计 3．掌握二进制数码制变换方法 二、实验设备及器材 1．双踪示波器 2．数字电路实验箱

3. 74LS32 74LS20 74LS08 74LS00 74LS86 三、实验内容与步骤 1.奇偶校验电路设计

由于数据的存取、传送和运算过程中难免会发生错误。奇偶校验码就是检验这种差错的代码。具有奇偶检验能力及产生检验码的电路称为奇偶校验/产生器。

☆ 奇偶校（检）验码;

奇校验：信息位＋校验位1的个数为奇数。 偶校验：信息位＋校验位1的个数为偶数。

（1）设计两位数据输入的奇偶校验电路

根据电路要求，逻辑抽象，得到真值表，见表2-1。

表2-1

A 0 0 1 1 B 0 1 0 1 Y1 实验测得值Y1 Y1 ≥1 & & 1 1 A B 图2-1 两位输入时的电路 逻辑表达式

Y1?AB?AB?A?B

电路如图2-1，输入接逻辑电平选择开关，输出接电平显示发光二极管，将测得值填入表2-1中。

7 河北大学电信学院

数字电路实验

（2）用两输入与非门（74LS00）实现两位数据输入的奇偶校验电路 要求：只能用与非门，画出逻辑图。

（3）设计四位数据输入时的奇偶校验电路

用异或门（ 74LS86 ）实现4位数据输入的偶校验电路，写出逻辑表达式，画出逻辑图，所测数据填入表2-2。

表2-2

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 实验测得值Y

2．设计一个血型配对指示器。

输血时供血者和受血者的血型配对情况如图所示，即（1）同一血型之间可以相互输血；（2）AB型受血者可以接受任何血型的输出；（3）O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求时绿指示灯亮（F1），否则红指示灯亮(F2)。

8 河北大学电信学院

数字电路实验

提示：根据逻辑要求设定输入、输出变量。用变量XY表示供血者代码。MN表示受血者代码。代码设定如下

XY 00 01 10 11

3．数字密码锁设计

如下图A、B、C、D 代表四位密码输入（密码由同学自己设定），E 为开锁控制输入端。如果输入密码符合所设定的密码，并有开锁信号（即E=1），锁才能被打开（即 F=1）；如果密码不符，开锁时，锁打不开且电路将报警（A=1）。无开锁信号时（E=0）输出F=0、A=0。要求用最少的与非门实现。

供血者代码 A型 B型 AB型 O型 MN 00 01 10 11 受血者代码 A型 B型 AB型 O型 F1表示绿灯，F2表示红灯，依题意，可列出逻辑真值表。 F Alarm 数字密码锁

E A B C D

9 河北大学电信学院

数字电路实验

设计步骤:

（1）根据题意列出真值表。 （2）写出F、Alarm表达式。 （3）画出逻辑图并测试。

（4）列出几种有代表性的数据，表格自拟。

4．设计四位循环码（格雷码 ）变为四位二进制码转换电路

要求：写出逻辑表达式，画出逻辑图并测试，记录数据。 表2-3

循环码 G3 G2 G1 G0 二进制码 B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0

5. 三人表决电路设计（表2-4）

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 要求：写出逻辑表达式，画出逻辑图并测试，记录数据。

10 河北大学电信学院

数字电路实验

说明：F----表决结果（与多数一致），FA、FB、FC----指出少数。

F = AB + BC + AC FA = F A FB = F B FC = F C 表2-4

输入 输出 F 输出 FA FB FC A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 *奇偶校验的数据传送（应用）

1 1 1 1 0 0 0 0 接 收 B2K?1CFODG1AD0

1 D7

DEF1HGB2K?1CFODDEF2HA ODDEVENFEV 1 1 0 ODDFEVEVEN

图中所用集成块 74LS180功能表如下， 同学自行分析此电路。

11 河北大学电信学院

数字电路实验

74LS180 功能表 输 入 出 A~H中1的个数 E1 0 1 奇数 0 1 0 O0 1 0 1 1 0 F100101F011001

VEN DD EV OD 偶数 输X

四、预习要求

复习组合电路的设计方法 思考题：

1、 若设计的电路存在竞争冒险现象，应采取什麽措施。

2、 设A、B、C、D、E、F六名学生中选送若干名出国留学，人选的配备要求如

下：

（1）A、B二人中至少去1人； （2）A、D不能一起去；

（3）A、E、F三人中要派二人去； （4）B、C两人中都去或都不去； （5）C、D两人中只能去1人； （6）若D不去，则E也不去。 请问应选哪几位学生去？

设计思路：列出每一个条件的真值表，写出表达式。根据题意要满足所有条件 （“与”的关系）写出总的表达式，令表达式为“1”既可判断。

12 河北大学电信学院

数字电路实验

2输入或门 74LS32 VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8 ≥1 ≥1 ≥1 ≥1 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND

13 3输入正与非门 74SL10 VCC 1C 1Y 3C 3B 3A 3Y 14 13 12 11 10 9 8 & & & 1 2 3 4 5 6 7

1A 1B 2A 2B 2C 2Y GND

河北大学电信学院

数字电路实验

实验三 触发器及其应用

一、实验目的

1．掌握基本RS、JK、D触发器的逻辑功能 2．掌握D触发器和JK触发器的相互转换 3. 学习JK、D触发器的应用 二、实验设备及器材 1．双踪示波器 2．数字电路实验箱

3. 74LS00 74LS114 74LS74 74LS20 三、实验内容与步骤 1．基本RS触发器

基本RS触发器由两个与非门交叉耦合组成。如图3-1，下图右表示RS触发器，小圆圈对于输入表示低电平有效，对于输出表示反相输出。

用74LS00实现RS触发器，按表3-1完成基本RS触发器的测试。R、S上的“－”号表明低电平有效。

图3-1

表3-1 基本RS触发器

Q R S Q 0 0 0 1 1 0 1 1

14 河北大学电信学院

数字电路实验

基本RS触发器可用于机械开关的消抖处理。如实验箱上使用的单脉冲按钮开关就经过了RS触发器消抖电路的处理，如图3-2所示。单纯机械开关产生的单脉冲有毛刺。其现象如下图所示。

Q & Q & +5V +5V R S SW 图3-2 基本RS触发器消抖电路 RSQ消抖后的波形

2．集成JK触发器( 74LS114 ) JK触发器的逻辑符号如图3-3所示。

图中SD为异步置位端，小圆圈表示低电平有效。RD为异步清零（复位）端，JK为同步控制输入端，J、K端只有在SD、RD均为高电平时才具有其功能，JK的状态将决定触发器在下一个时钟脉冲作用时的状态。CP输入端的小圆圈代表CP脉冲下降沿触发。三角符号表示该触发器为边沿触发。如果一个JK触发器的J、K端有多个输入，它们之间的关系是 J=J1J2J3…、K=K1K2K3…，这将为实现不同的控制逻辑提供方便。

15 河北大学电信学院

Q SD J Q RD K CP 图3-3 JK触发器

数字电路实验

（1）异步置位、复位功能测试

按照表3-2完成JK触发器异步置位和异步复位功能的测试。

3-2 异步动作功能表 表3-3 同步动作JK触发器功能表

SD RD Q Q

输入 输出 0 1 1 0 1 1 0 0 J 0 0 1 1 K 0 1 0 1 CP Q n=0 Q n=1 注：Q n为信号的初态，表中每次的结果作为下次的初态 （2）同步JK触发器功能的测试 注：SD=1 RD=1

按照表3-3完成同步JK功能的测试。

（3）用JK触发器实现二分频（J=K=1）

CP端输入1KHz在方波信号，观察并记录输入和输出端（Q，Q）的波形， 注意它们的相位关系。（图3-5）

3．集成D触发器（ 74LS74） D触发器的逻辑符号如图3- 4所示。 （1）完成下列实验任务

实验方法上。异步置位端SD和异步复位端RD功能测试。按表3-4要求改变SD和RD（D及CP处于任意状态），并在SD和RD作用期间任意改变D与CP的状态，测试SD与RD功能，将测试结果记录于表3-4中。

（2）D功能的测试 注：SD=1 RD=1

按表3-5测试D触发器逻辑功能并记录于表中。

Q SD D CP Q RD 图3-4 D触发器逻辑符号

16 河北大学电信学院

数字电路实验

（3）用D触发器实现二分频，将D触发器的Q端与D端相连， CP输入1KHz方波信号，观察输入与输出端（CP、Q、Q的波形，并注意它们之间的相位关系）。（如图3-5）

表3-4 D触发器强制置位复位功能表 表3-5 D触发器逻辑功能表

SD RD Q Q

D CP Qn=0

Qn+1 Qn=1 0 1 1 0 1 1 0

0 0

1

用D触发器 74LS74 JK触发器 74LS114 实现的二分频器电路

“1” CP C1 Q 图3-5 二分频器 CP Q CP Q 1J C1 1K Q Q 1D CP Q

*用JK触发器实现的三分频电路

请同学们先根据图3-6分析，画出Q1、Q2波形，再用示波器观察验证。

17 河北大学电信学院

数字电路实验

& 1D C1 Q1 CP Q1 1D C1 Q2 CP 图3-6 三分频器 CP Q1 Q2 CP Q1 Q2 Q2 1J C1 Q1 1K 1K Q1 1J C1 Q2 Q2

*4．两相时钟脉冲电路

此电路用来将单相时钟脉冲CP转换成两相时钟脉冲QA和QB，QA和QB是两个频率相同而相位不同的时钟脉冲，故称为两相时钟脉冲。此电路的逻辑图和波形图如图3-6所示。

Q CP 1J C1 1K Q & & QB & & QA CP Q Q QA QB （a）逻辑图 （b）波形图

“1” 图3-6 两相时钟脉冲电路

按图3-6（a）连接实验电路。用双踪示波器观察并描绘下列波形，与理论分析的结果相比较。分别观察① QA和QB ；② CP和QA； ③ CP和Q。的波形。

18 河北大学电信学院

数字电路实验

5.用D触发器设计一个四人抢答器

电路由D触发器和与非门构成，A、B、C、D为抢答按钮，R为复位按钮，当无人抢答时D1---D4为低电平，Q1—Q4输出低电平，L1—L4不亮。当有人抢答时，若A按下，Q1为“1”，L1亮，同时封锁1KH脉冲不能作用到触发器，即使其他抢答者再按抢答按钮也将不起作用。主持人可通过复位按钮R使电路恢复正常，并为下一次抢答做好准备。

+5VRACLRRD1SETRQRD2SETRD3SETQQD4SETQBQ1CLRCQ2CLRDQ3CLRQ4RESETQ1Q2Q3Q4蜂鸣器0000&00&01KHz0

6.彩灯控制电路

用JK触发器74LS114实现彩灯控制电路。

电路功能分析

该电路将J1与K1、J2与K2连在一起，作为T触发器使用，在时钟秒信号脉冲作用下，使LA、LB、LC三盏灯按如图所示的顺序亮暗。

19 河北大学电信学院

数字电路实验

四、实验报告要求

总结基本RS触发器、JK触发器、D触发器的逻辑功能。 思考题：

1、与非门构成的基本RS触发器的约束条件是什麽。

2、在实验中所用D、JK触发器,若使用其同步功能，异步置位、复位应处于什么状态。

* JK触发器74LS114特性表

J ０ ０ １ １ × × ×

K ０ １ ０ １ × × × RD SD CP ↓ ↓ ↓ ↓ × × × Qn+1 Q ０ １ Q 1 0 nn注 保持 置0 置1 翻转 异步置1 异步置0 1 1 1 1 １ ０ ０ 1 1 1 1 ０ １ ０ 禁用 * D触发器74LS74特性表

D 0 1 × × × RD SD CP ↑ ↑ × × × Qn+1 0 1 0 1 注 置0 置1 异步置1 异步置0 禁用 1 1 0 1 0 1 1 1 0 0 20 河北大学电信学院

数字电路实验

D触发器 74LS74 VCC 14 2RD 2D 13 JK触发器 74LS114 12 2CP 2SD 11 10 2Q 9 2Q 8 VCC 14 CP 13 K2 12J2 11 Sd2 10Q2 9 Q2 8 Q J SD Q J SD K Q K Q1 2 3 4 1RD 1D 1CP 1SD 5 6 7 1Q 1Q GND 1

RD

21 2 3 4 5 6 7 K1 J1 Sd1 Q1 Q1 GND

河北大学电信学院

数字电路实验

实验四 计数器、译码显示

一、实验目的

1．掌握用触发器设计计数器的方法 2．掌握集成计数器、译码器的使用

3．掌握由集成计数器构成N进制计数器的方法 4．掌握计数器的级联方法 二、实验设备与器材 1．双踪示波器 2．数字电路实验箱

3. 74LS00 74LS73 74LS160 74LS90 74LS48 三、实验内容及步骤

1． 用74LS73构成四位异步、二进制加法计数器（模16计数器）

要求：将计数器输出Q0、Q1 、Q2、Q3 分别接电平显示指示灯，计数器清零后送单脉冲，记录计数状态。再输入1KHz脉冲信号，用示波器观察并记录Q0、Q1 、Q2、Q3的波形。实验电路自行设计。

2．计数器74LS160

（1）集成计数器74LS160，其管脚排列如图4-1所示。了解其功能，如表4-1。

表4-1 74LS160的功能表

CP × 十进制同步计数器 74LS160 VCC RCO Q0 Q1 Q2 Q3 ET LD 9 16 15 14 13 12 11 10 RD0 1 1 1 1 LD EP ET × × × × 0 1 × 0 1 1 工作状态 清 零 置 数 保 持 保持（RCO=0） 计 数 × 0 1 1 1 ↓ × × ↓

1 RD 2 3 4 5 6 7 8 CP D0 D1 D2 D3 EP GND 图4-1 74LS160的管脚图 *注 同步置数端为低电平时，在CP作用下 输出Q3 Q2 Q1 Q0 = D3 D2 D1 D0

22 河北大学电信学院

数字电路实验

（2）用74LS160采用置数法实现七进制计数器。如图4-2

1 EP ET CP D3 D2 D1 D0 C 74160 LDRD 1 & CP Q3 Q2 Q1 Q0 图4-2 74160构成7进制计数器

使用74LS160搭接如图4-2所示电路，给CP加单脉冲信号，Q端分别接发光二极管，观察发光二极管的状态，完成状态转换图。（注意：EP、ET、LD、Rd等引脚须接高电平。）

（3）用74LS160采用复位法实现七进制计数器。电路自行设计。

3． 74LS90计数器

（1） 该计数器为二-五-十进制异步计数器，逻辑框图及引脚图如图4-3、图4-4所示。74LS90计数器功能表见表4-2。R0AR0B异步复位端； “1”电平有效；S9AS9B异步置9端， “1”电平时有效。

QA

QB

QC

QD

CP0 CP1

M=2 M=5

S9A S9B R0A R0B

图4-3

23 河北大学电信学院

数字电路实验

表4-2 74LS90功能表

CP0 NC QA 14 13 QD GND QB 11 10 9 QC 8 12 复位输入 R0A R0B S9A S9B 1 1 × 0 1 1 0 × × × 1 1 输出 QD QC QB QA 0 0 0 0 0 0 0 0 1 0 0 1 计 数 计 数 计 数 计 数 SN74LS90 7 S9B 1 2 3 4 5 6 CP1 R0A R0B NC VCC S9A × 0 × 0 0 × 0 × × 0 × 0 0 × 0 × 图4-4 SN74LS90计数器引脚图

（2）用74LS90分别实现二进制、五进制、十进制计数器。 （3）用两块74LS90实现六十进制计数器。

4．译码器（74LS47、74LS48）及显示数码管

（1）七段显示数码管 实际工作中常采用七段显示数码管来直观地显示数字。七段显示数码管的七段和外引线排列如图4-5所示。

数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阳极和共阴极两种，如图4-5所示。

a b c d e f g p 公共端 g f a b 公共端 VCC a b c d e f g p （a）共阳极管 b f g c e d 公共端 GND （b）共阴极管 a 图4-5 共阳极与共阴极数码管结构图 e d c p 公共端 图4-6

共阳极二极管的公共端接正电源（高电平），a、b、c、d、e、f、g中接低电平则发光，因此低电平有效。共阴极的公共端接地（低电平），a、b、c、d、e、f、g接高电平

24 河北大学电信学院

数字电路实验

则发光，即高电平有效。数码管的外形图如图4-6所示。

（2）七段译码驱动电路 在七段译码驱动电路中，对应于不同类型数码管有不同的驱动芯片，驱动共阳极数码管用共阳极驱动器（如74LS47），驱动共阴极数码管用共阴极驱动器（如74LS48）。外引线排列图如图4-7所示，它们的功能表如表4-3所示。

表 4-3 74LS48功能表 十进数或功能 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 输入 输出 1 A1 VCC Yf 16 15 Yg 14 Ya 13 Yb 12 Yc 11 Yd 10 Ye 9 74LS48 2 A2 3 4 5 6 7 A0 8 GND LT BI/RBO RBI A3 图4-7 BCD-七段译码器外引脚排列图 BI/RBOLT 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 × 1 0 RBI A3 A2 A1 A0 1 × × × × × × × × × × × × × × × 0 × 0000000011000011110000110011000 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 a 1 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 0 0 1 b 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 0 0 1 c 1 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 1 d 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 0 1 e 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 f 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 1 g 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 101101110110111111BI RBI ×××× 0000 ×××× LT 25 河北大学电信学院

数字电路实验

七段译码器/驱动器的BI/RBO、LT和RBI的功能如下所述：

消隐（灭灯）：输入BI在低电平时有效。当BI为低电平时，不论其余输入状态如何，所有输出为0，数码管七段全暗，无显示。可用来使显示的数码闪烁。在译码时，BI/RBO应接高电平。

置8（灯测试）：输入LT在低电平时有效。在BI/RBO为高电平的情况下，只要LT为低电平，无论其余输入是什么状态，所有输出为1，数码管全亮。可用来检验数码管、译码器和有关电路有无故障。在译码时，LT应接高电平。

动态灭零：输入RBI为高电平时，对译码无影响。在LT为高电平的情况下，当RBI为低电平时，若输入A3A2A1A0是0，即0000，则输出全为0（七段全暗），并且BI/RBO端输出0；若输入的数码不是的零，则照常显示。

1 小 数 点 LT RBI RBO A3A2A1A LT RBI RBO LT RBI RBO LT RBO RBI LT RBO RBI LT RBO RBI A3A2A1AA3A2A1AA3A2A1AA3A2A1AA3A2A1A 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 0 0 图4-8 数码显示电路的动态灭零

显示数码时，有些零可不显示。例如，0093.70中的百位的零可不显示；若百位为零且不显示，则十位的零也可不显示；小数点后第二位的零，如不考虑有效数字的话，也可不显示。这些可不显示的零称为冗余零。动态灭零输入RBI为低电平，就可使冗余零消隐。

动态灭零：输出RBO与消隐输入BI共用一个管脚，当它用作输出端时，与RBI配合，

26 河北大学电信学院

数字电路实验

共同使冗余零消隐。以3位的十进制数为例，十位的零是否要显示，取决于百位是否为零，有否显示。这就将要用图4-8电路中的RBO进行判断。在RBI和A3、A2、A1、A0全为低电平时，RBO输出低电平；否则，输出高电平。百位为零（即百位的A3、A2、A1、A0全为低电平），而且被消隐（即百位的RBI也为低电平），则百位的RBO和十位的RBI全为低电平（因为二者连在一起），使十位数的零消隐。其余数码照常显示。若百位不是零，或者未使零消隐，则百位的RBO和十位的RBI全为高电平，使十位数的零不具备消隐条件，而和其他数码一起照常显示。

我们在实验中采用的是用74LS48驱动共阴极数码管。

（3）观察数码管输出

用74LS90构成十进制计数器与七段译码器（74LS48）、数码管连接，CP0端输入一个频率为1Hz在的CP信号，观察数码管计数状态。

五、报告要求

1．掌握74LS160、74LS90芯片的工作原理 2．画出各实验电路图并进行说明

思考题：

1． 用74LS90实现5421BCD码十进制计数器。画出逻辑图。 2． 用74LS90实现二十四进制计数器。画出逻辑图。

27 河北大学电信学院

数字电路实验

实验五 数字频率计

一、实验目的

1、 熟悉计数器级连方法 2、 掌握秒脉冲发生器的原理 3、 掌握数字频率计的基本原理 二、使用仪器和器件

1、 数字电路实验箱

2、 74LS90 74LS73 74LS00 三、实验内容与步骤

1、 将四只74LS90级连成四位十进制计数器，实现0000---9999计数。 2、 用74LS73组成单脉冲发生器，输出脉冲宽度与手按按钮时间长短无关，仅

与时钟频率有关，其电路如下图所示。如果A接手动脉冲，f接1Hz脉冲，则B输出的单脉冲脉宽为1秒。

“1”JSETQ1QJSETQBAKCLRQKCLRQ1KHz“1”“1”1Hz A Q1 B

单脉冲产生波形

28 河北大学电信学院

数字电路实验

3、简易数字频率计方框图

被测信号 f 闸门 B 1Hz 数码管显示 计 数 脉 冲 0000---9999 Q1(清0) 单脉冲发生器 手动脉冲 计数器

4、四位十进制计数器和单脉冲发生器电路工作正常后，按方框图组成简易数字频率计。图中f为被测信号。简易数字频率计功能，当按动一次手动脉冲按钮后，单脉冲发生器电路输出两路信号，一路信号对计数器清“0”，另一路信号输出脉宽为1秒的单脉冲T，闸门在控制信号T的时间内闸门被打开，计数器对被测信号f计数，当T返回低电平时闸门关闭，计数器不在对f计数。若T的高电平宽度是1秒，则计数器显示的数字就是f在1秒时间内产生的脉冲数，既是f的频率。

四、实验报告要求

1、画出简易数字频率计的逻辑图。 2、分析简易数字频率计的工作原理。 3、对实验中出现的问题进行分析。

29 河北大学电信学院

数字电路实验

JK触发器 74LS73 1J 1Q 1Q GND 2K 2Q 2Q 14 1312 11 109 8 1 2 3 4 5 6 7 1CP 1RD 1K VCC 2CP 2RD 2J

30 河北大学电信学院

数字电路实验

以下实验为选做内容

实验六 三态输出（TS）门和集电极开路（OC）门

一、实验目的

1．掌握TTL TS门、OC门的功能测试方法 2．了解三态门（TS）的用途 3．了解集电极开路（OC）门的特性

4. 掌握“总线”基本结构原理，分别用OC门、TSL门构成总线 二、使用仪器和器件

1．双踪示波器

2．数字电路实验箱 3. 74LS244 74LS03 三、实验内容与步骤

1． TTL三态门（TSL）门的功能

三态门除了高电平、低电平两个输出状态外，还有第三个输出状态——高阻态（Z）。处于高阻态时，意味输出端悬浮。三态门可实现多路数据的采集，即用一个传输通道来传输多路数据。

三态门74LS244的逻辑符号如图6-1所示。图中EN端为三态门的控制端（即使能端）。由它控制三态门的输出状态。首先令EN为高电平，VI分别输入0、1，用电平显示观察并记录VO值。再令EN为低电平，VI分别输入0、1，测出VO端相应的值。将实验的结果填入下表6-1中。

VI 表6-1

74LS244 EN

0 0 1

1 VO VI 0 1 EN 1EN 图6-1 74LS244逻辑符号

31 河北大学电信学院

VO

数字电路实验

2、三态门（TS）门的应用（如图6-2）

（a）做为多路器：E’=0时，门G1使能，G2禁止，Y=A；E’=1时，门G2使能，G1

禁止，Y=B。

(b) 信号双向传输：E’=0时信号向右传送，B=A；E’=1时信号向左传送，A=B 。 (c) 构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TS门处

于工作状态，而其余TS门均处于高阻状态，这样总线就会轮流接受各TS门的输出。 A B E 1 EN G1 Y A E 1 G1 EN 1 EN 1 (b) 双向传输 G2 总线 B G1 1 EN G2 1 EN Gn 1 ? EN 1 G2 EN 1 E1 A1 E2 A2 (c) 单向总线 En An (a) 多路开关 图6-2

实验电路如图6-3所示。控制端EN接实验箱的逻辑开关A、B、C、D，四个TS门的输入分别施加1Hz、2Hz、0、1信号，令A、B、C、D轮流为低电平，使三态门分别工作，观察总线的逻辑状态填入表6-2。

（*注意：要先认清三态门的使能、高阻状态，EN接低电平使能，高电平输出高阻），用逻辑开关使四个三态门全处于高阻状态，才允许接通电源。然后，只能一个门工作（EN接低电平）。观测总线的逻辑状态后，先使工作的三态门转换到高阻状态，再

让另一个开始工作。否则，将损坏器件。三态门可选用74LS244。

32 河北大学电信学院

1Hz EN Y LED 总 线 2Hz EN EN +5V EN 逻 辑 A B C 开 关 D 图6-3 三态门总线实验电路 数字电路实验

表6-2 输入 控制端（EN） A 0 1 1 1 B 1 0 1 1 C 1 1 0 1 D 1 1 1 0 输出 Y 1Hz、 2Hz、 0、 5V

3.TTL OC门的功能测试

普通TTL门电路输出端不允许连接在一起，OC门输出端允许连接在一起使用（即实现“线与”），利用这一特点可实现多路数据的采集，即用一个传输通道来传输多路数据，同时可以实现逻辑电平的转换。

（1）OC门选用74LS03芯片，实验电路如图6-4，按表6-3完成逻辑功能的测试。 （2）用“OC门”（74LS01）构成线与逻辑（实现两路一位数据传输总线） 完成表6-4，判断其逻辑功能。电路由74LS03和74LS00组成，如图6-5所示。

VCC +5V VCC +5V RL A1 A2 1kΩ Y A1 A2 B1 B2 图6-4 “OC门”功能测试电路 图6-5 “OC门”线与功能测试电路 RL & & Y1 Y & X & Y2 表6-3

输入逻辑状态 A1 1 0 0 0

33 河北大学电信学院

A2 1 1 0 0 输出逻辑 Y 数字电路实验

表6-4

输入逻辑状态 A1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 A2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 B1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 B2 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Y 输出逻辑 X

4.利用 OC门（74LS01）实现下列逻辑功能 （1）Y=AB+CD+DE (2) Y=A + B 四、预习要求

认真预习“三态”门、“OC”门的有关原理知识 五、实验报告要求

1．总结三态门、“OC”门的控制功能 2．学会使用三态门和“OC”门 思考题：

1、使用OC门为什么要接负载电阻

2、使用三态门实现多路数据传输时应注意什么

34 河北大学电信学院

数字电路实验

74LS244

35

74LS03

河北大学电信学院

数字电路实验

实验七 译码器、数据选择器

一、实验目的

1.了解译码器、数据选择器等中规模集成电路的性能及使用方法 ?2．能够灵活地运用译码器、数据选择器实现各种电路 二、实验设备与器材 1．双踪示波器 2．数字电路实验箱

3.译码器 74LS138 数据选择器 74LS151 三、实验原理及内容 1．译码器介绍

译码器是一种多输入多输出的组合逻辑电路

功能：将给定的代码所代表的含义??翻译”出来,从输出通道中相应的一路输出信号 用途：1）代码转换，2）终端数字显示，3）实现复杂函数 引脚图 功能表

2.74LS138逻辑功能的测试

? 画出实验电路图，连接接实验电路。请同学们验证电路逻辑功能（测试表格自拟） 工作原理分析：当G2A’+G2B’ = 1、G1=0时，电路处于禁止状态，Y0---Y7均为1。当G1G2AG2B=100时，电路处于译码状态。

3.译码器的应用

a) 用74LS138实现全加器

①写出函数的标准与或表达式，并变换为与非-与非形式。

?m(1,2,4,7)?mmmmC(A,B,C)??m(3,5,6,7)?mmmm?? 36 河北大学电信学院

1247iiii?13567 ??Si(Ai,Bi,Ci?1)? ?数字电路实验

②画出用二进制译码器和与非门实现这些函数的接线图。

Ai Bi Ci-1 1 A0 Y0 A1 Y1 A2 Y2 Y3 74LS138 Y4 G1 Y5 G2A Y6 G2B Y7 & Si & Ci

b)用两片74LS138扩展4-16线译码器

译码输入 A0A1A2 A3

使能 “1” AAA ST ST ST AAA ST ST ST 低位片 高位片 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y YYYYY 译码输出 012ABC012ABC01234567012345670 1 2 3 4 5 6 7891011 12 13 14

3.数据选择器介绍

数据选择器又称多路转换器或多路开关，是多输入、单输出的组合逻辑电路。 ?功能：从多个输入数据源中选择一个送往唯一通道输出。 ?用途：1）数据选择， 2）实现复杂的逻辑函数。

4.74LS151逻辑功能的测试

注意：74LS151的八个数据源(D0、D1、D2、D3、D4、D5、D6、D7)按序列号10110011设置。

37 河北大学电信学院

数字电路实验

要求：

?画出实验电路图，8个数据源数据依序列号确定。

?自拟实验步骤，验证其功能,测试表格自拟， 得出实验结论。

VCC D4 D5 D6 D7 A0 A1 A2 16 15 14 13 12 11 10 9 74LS151 1 2 3 4 5 6 7 8 D3 D2 D1 D0 Y Y S GND 输 入 D A A A S × × × × 1 D 0 0 0 0 D 0 0 1 0 D 0 1 0 0 D 0 1 1 0 D 1 0 0 0 D 1 0 1 0 1 1 0 0 D2100123456输 出 Y Y 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7

5. 数据选择器的应用

D7 1 1 1 0 a)用74LS151实现下面逻辑函数,以原码输出 F?ABC?ABC?ABC?ABC 写出函数最小项表达式: F=m1+m2+m3+m5

? 所以电路设计图如下图D0=D4=D6=D7=0,D1=D2=D3=D5=1 ? 请同学们操作验证

L Y 74LS151 D0D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN 0 1 1 1 0 1 0 0 A B C 0 b) 用两片74LS151扩展为十六选一数据选择器

38 河北大学电信学院

数字电路实验

如下图 A3＝0时，S1＝0、S2＝1，片(2)禁止、片(1)工作

A3＝1时，S1＝1、S2＝0，片(1)禁止、片(2)工作 Y≥1Y2Y2 Y Y 74LS151(2) D7 ? D0 A2A1A0 ENS21 Y1 Y YY174LS151(1)D7 ? D0 A2A1A0 ENS1D7 ? D0A3A2A1A0D 15 ? D8

c)利用数据选择器实现分时传送（见下图）

要求用数据选择器分时传送4位8421BCD码，并译码显示。 地址码：A1A0 变化规律 ：00—01—10--11 只要地址码变化频率大于25Hz,显示无明显闪烁感。 请同学自行分析其原理，并说明数码管显示的数据。

10000MUX123Y1A1A0ENA01100MUX123Y2AB1A010EN0MUX123Y3A1A0EN0MUX123Y4A1A0EN011100110011A3七七A2段译A1段码A0器bacdefg C1010D321001101A1A021EN0 0 0 0 BIN/OCT

39 河北大学电信学院

数字电路实验

四、预习要求

了解译码器、数据选择器的逻辑功能及管脚图 五、实验报告要求 整理测试数据并进行说明 思考题：

使用数据选择器设计实现并-串转换转换电路

40 河北大学电信学院

数字电路实验

实验八 寄存器及其应用

二、实验目的

1.掌握移位寄存器的工作原理及功能特性 ?2．熟悉和了解寄存器的应用电路，学会正确使用 二、实验设备与器材 1．双踪示波器 2．数字电路实验箱 3. 74LS194 74LS74 三、实验原理及内容

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

1.

单拍工作方式基本寄存器

Q0 Q0 FF0 Q1 Q1 FF1 Q2 Q2 FF2 Q3 Q3 FF3 1D C1 CP D0

1D C1 D1 1D C1 D2 1D C1 D3 图8-1

无论寄存器中原来的内容是什么，只要时钟脉冲CP上升沿到来，加在并行数据输入

41 河北大学电信学院

数字电路实验

端的数据D0～D3，就立即被送入进寄存器中，(寄存)即有：

n?1n?1n?1n?1Q3Q2Q1Q0?D3D2D1D0

根据图8-1用74LS74完成电路，根据表8-1给出的数据进行测试，并将测试数据填入表中，根据测试说明此D触发器是CP上升沿触发还是CP下降沿触发。 表8-1

CP D3 D2 D1 D0 Q3 Q2 Q1 Q0

2.双向移位寄存器74LS194功能测试

1 1 0 1 0 1 0 1 0 0 1 1 1 0 0 1 VCC Q0 Q1 Q2 Q3 CP M1 M0 Q0 Q1 Q2 Q3 CP 74LS194 D 1 2 3 4 5 6 7 8 CR DD DDDDGND

16 15 14 13 12 11 10 9 CR SRSR 01 2 3 SL 74LS194 M1 M0 DSL D0 D1 D2 D3 (a) 引脚排列图

(b) 逻辑功能示意图 功能表

CR M1 M0 CP 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 工作状态 异步清零 保 持 右移DSR 左移DSL 并行输入 a)串入串出移位寄存器

串入数据10110111，从低位开始串入，每串入一位数据给一个移位脉冲。把串入、

42 河北大学电信学院

数字电路实验

串出的数据记录于表8-2中。 表8-2

CP 串入数据 串出数据 CP 串入数据 串出数据 1 2 3 4 5 6

b) 串入并出移位寄存器

7 8 9

10 11 12

首先将寄存器清零，在串入数据1001，每串入一位数据给一个移位脉冲。观察Q0、Q1、Q2、Q3的输出，将数据记录于表8-3中。 表8-3

CP 1 2 3 4

串入数据 1 0 0 1 Q0 Q1 Q2 Q3 c) 并入串出移位寄存器

首先将寄存器清零，把寄存器设置为并行置数状态，且把D0、D1、D2、D3置为1001，输入一个移位脉冲，即把输入数据存入寄存器。再把寄存器设置为右移状态，给移位脉冲。观察Q0、Q1、Q2、Q3的输出，将数据记录于表8-4中。 表8-4

CP

D0 1 1 1 1 1 D1 0 0 0 0 0 D2 0 0 0 0 0 D3 1 1 1 1 1 Q0 Q1 Q2 Q3 清零 M1M0 0 1 1 1 1 11 01 01 01 43 河北大学电信学院

数字电路实验

3. 双向移位寄存器74LS194的应用

1).将74LS194按下图连接实现扭环形计数器。将计数器清零后CP端送入1HZ时钟脉冲。观察输出端指示灯显示情况，作出状态转换图。表格自拟。

2）. 用74LS194实现奇数分频器

用74LS194分别实现3、5、7分频器。并用示波器观察输出波形。 分频原则：M=2n-1 DSR=Qn-1Qn-2 M：分频数，n位Q端位数

四、预习要求

了解寄存器、移位寄存器的逻辑功能及管脚图。 五、实验报告要求

整理测试数据并进行说明。 思考题：

使用74LS194以左移方式设计实现扭环形计数器。

44 河北大学电信学院

数字电路实验

实验九 集成脉冲电路

一 实验目的

1．掌握用集成门构成多谐振荡器和单稳态触发器的基本工作原理 2．掌握用示波器测量脉冲波形的主要参数的方法 二、实验设备与器材 1．双踪示波器 2．数字电路实验箱 三、实验任务及步骤

1．对称方波发生器（多谐振荡器）

用示波器测量并记录E波形的周期T＝（ μs），幅度＝（ V）。分析得知该电路的振荡周期T≈1.4RC。比较T的测量值与计算值并进行分析。电路如图所示。

说明：多谐振荡器的其本电路如图所示。它由两个与非门和一对RC 定时元件组成， 其中R1=R2，C1=C2，Vk 是控制信号。Vk=1，振荡器振荡，Vk=0，振荡器停振。 接通电源后，门1 和门2 都工作在放大区，此时只要有一点小的干扰，就会引起振荡。如干扰信号使A 点电位略有所上升，将会发生以下正反馈过程：

从而使门1 迅速饱和导通，门2 迅速截止，电路进入一个暂稳态。同时，电容1 C 开 始充电， 2 C 开始放电；随着时间的推移， 1 C 不断充电， 2 C 不断放电，而使B V 上升，A V 下降（ A V 、B V 均按指数规律升、降）。由于电容1 C 有两个电流充电，使B 点先到阀电压⒈4V，从而引起下面正反馈过程：

因而门1 迅速截止，门2 迅速通导，电路进入另一个暂稳状态。这时2 C 充电， 1 C 放电，随着时间的推移，A 点电位会较快地升高到阀值电压⒈4V，并引起下次正反馈过 程，使电路重新回到门1 导通，门2 截止的暂稳状态。于是，电路将不停地震荡，由理 论推导可知，其震荡周期为

T=2 W t =2×0.7RC=1.4RC

45 河北大学电信学院

数字电路实验

2．环形多谐振荡器

当R＝1kΩ时，计算并选择C值，通过实验调整使vO的周期为1ms，分析得出该电路的振荡周期，电路如图7-3所示。观测A点、D点和vO的周期并与计算值比较。

1 A 1 D 100Ω B 1kΩ 1 1E vO C=0.1μF 图9-3 环形多谐振荡器

3．1石英晶体振荡器

TTL 或COMS 门电路构成的多谐振荡器通常在频率稳定度和准确度不高的情况下使 用。而有些场合，频率稳定度要求极高，需要不受环境温度因素影响而变化，因此，就 需采用稳定度、精确度较高的石英晶体组成多谐振荡器，其电路如图所示。为CMOS 石英晶体多谐振荡器（TTL 石英晶体多谐振荡器不多叙述，具体电路图见有关参考书）。由石英晶体频率特性可知，只有当信号频率为0 f 为32768Hz，则经过15 级二分频后可得1Hz 的脉冲。

3.2 石英晶体振荡器

把石英晶体振荡器（32768Hz）、电阻、电容、及CD4060 IC 电路插入实验系统中。 其中CD4060 为14 位二进制串行计数器/分频器，但输出只有10 个引出端。其管脚排列 及与晶体振荡器的连接。由于CD4060 内部以有反相器，因此我们可用晶体振荡器直接接其反相器的输入/输出端，再加上电阻、电容，就有稳定的频率从CD4060 各有关输出端输出，如图所示。

46 河北大学电信学院

数字电路实验

按图把石英晶体振荡器（32768Hz）与电阻、电容相连，R 接逻辑开关，R=1，清0。输出端14 Q 、13 Q ?? 5 Q 、4 Q 分别接10 个发光二极管， 0 CP 接示波器。接通电源，晶体振荡器振荡，这时可用示波器观测到其波形和周期（频率），10 个输出Q4 ～Q14 为2n 次分频。若14 Q 再次分频，见图⒈⒔14 中4 Q 接JK 触发器的CP，那么触发器输出Q（设15 Q ）的频率为1Hz，实验者通过发光二极管LED 和示波器分别测 CP 、4 Q ?? 11 Q 、12 Q 、13 Q 、14 Q 、15 Q 各点，就很容易观察到这一情况。

三、预习要求

1．复习实验电路基本工作原理

2．计算各实验电路的工作周期T和脉冲宽度tw值 3．画出电路图中各点的波形以备实测时比较 四、报告要求

画出实验电路，整理实验数据，与理论值进行比较，并回答有关问题。

47 河北大学电信学院

数字电路实验

实验十 555定时器及其应用

一、实验目的

1. 学习用555定时器构成方波发生器 二、实验设备与器材 1．双踪示波器 2．数字电路学习机 3．数字万用表 三、实验任务及步骤

1．学习用555定时器构成方波发生器 （1）555定时器

555定时器是一种双极型中规模集成电路器件，其内部电路结构框图及外线排列如图10-1。在该电路外线端另接简单RC电路即可构成多谐、单稳、施密特触发器，还可以构成基本RC触发器等，可实现定时延时、波形的产生与整形。

CO 5 （VCC）8 4 复位 5kΩ TH 6 + A－ 5kΩ G1 R TR 2 Ud 7 + A－ 5kΩ G2 S 3 U0 地 图10-1 定时器内部框图及外引线排列

用555定时器构成方波发生器电路如图10-2所示，按图10-3所示要求绘出波形图。

48 河北大学电信学院

数字电路实验

t1?(R1?R2)CLn2?0.7(R1?R2)C 为充电时间 t2?R2CLn2?0.7R2C 为放电时间

f?

11.43 为振荡频率 ?t1?t2(R1?2R2)C（2）适当调节R2

在示波器上测出vC和vO的波形，测量频率f，测量R2的阻值，并与理论值比较。 R1 1kΩ 7 R2 100kΩ 6 2 C 0.22μF 图10-2 555定时器构成方波发生器 8 4 555 定时器 3 1 vO VCC vO Vc t t

图10-3 5 55电路的电压波形 图

2．用555定时器构成的双态笛音电路

由555定时器构成双态笛音电路如图10-4，属于两级多谐振荡器，第一级的工作频率由R1、R2和C1决定，f1?1.43[(R1?2R2)C1]。第二级的振荡频率由R3、R4、C2决定，并且受υO1控制，f2?1.43[(R3?2R4)C2]， f2?700Hz~10kHz，由R4调节。υO2的输出可推动扬声器发出断续笛音。工作波形如图10-5所示，R4调节，可改变间歇脉冲的个数。用示波器观察波形与理论波形进行比较，并调节R4，观察间歇脉冲的改变。

49 河北大学电信学院

数字电路实验

+5V R1 1kΩ R2 1MΩ 6 2 7 555 Ⅰ 3 νO1 3 C1 0.022μF 1 5 0.1μF νO2 1 4 8 4 +5V 8 7 555 Ⅱ 6 2 5 0.1μF R3 1kΩ R4 10kΩ C2 0.022μF 图10-4 用555定时器构成的双笛音电路 νO1 νO2 图10-5 工作波形

四、报告要求 记录实验波形及参数

50 河北大学电信学院

本文来源：https://www.bwwdw.com/article/pwzp.html