计算机组成原理本科生期末试题

本科生期末试卷（一）

一、选择题（每小题1分，共15分）

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ ）计算机。 A 并行 B 冯·诺依曼 C 智能 D 串行

2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（ ）。 A -(2-1) B -(2-1) C -(2+1) D -(2+1) 3 以下有关运算器的描述，（ ）是正确的。

A 只做加法运算 B 只做算术运算 C 算术运算与逻辑运算 D 只做逻辑运算 4 EEPROM是指（ ）。

A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache 6 RISC访内指令中，操作数的物理位置一般安排在（ ）。

A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器 7 当前的CPU由（ ）组成。

A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存

8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ ）。

A 具备同等水平 B 不具备同等水平 C 小于前者 D 大于前者 9 在集中式总线仲裁中，（ ）方式响应时间最快。 A 独立请求 B 计数器定时查询 C 菊花链 10 CPU中跟踪指令后继地址的寄存器是（ ）。

A 地址寄存器 B 指令计数器 C 程序计数器 D 指令寄存器 11 从信息流的传输速度来看，（ ）系统工作效率最低。 A 单总线 B 双总线 C 三总线 D 多总线

12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许 B 中断请求 C 中断屏蔽 D DMA请求 13 安腾处理机的典型指令格式为（ ）位。

31

30

31

30

A 32位 B 64位 C 41位 D 48位 14 下面操作中应该由特权指令完成的是（ ）。

A 设置定时器的初值 B 从用户模式切换到管理员模式 C 开定时器中断 D 关中断 15 下列各项中，不属于安腾体系结构基本特征的是（ ）。

A 超长指令字 B 显式并行指令计算 C 推断执行 D 超线程 二、填空题（每小题2分，共20分）

1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符系统是七单位的（ ）码。 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ ）加上一个固定的偏移值（ ）。

3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ ）并行技术，后者采用（ ）并行技术。

4 虚拟存储器分为页式、（ ）式、（ ）式三种。

5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作数的地址。

6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干个（ ）来表示。

7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）和8个（ ）。

8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高传输速率，单位是（ ）。 9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。

10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。

三、简答题（每小题8分，共16分）

1 CPU中有哪几类主要寄存器，用一句话回答其功能。

2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。

四、计算题（10分）

设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。

五、证明题（12分）

用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。

六、分析题（12分）

图1所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU在执行完当前指令时转向对中断请求进行服务。现假设：

① TDC为查询链中每个设备的延迟时间；

② TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间； ③ TS、TR分别为保存现场和恢复现场所需的时间； ④ 主存工作周期为TM

⑤ 中断批准机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。 试问：在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？中断极限频率是多少？

七、设计题（15分）某计算机有图2所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU为算术逻辑单元，移位器可左移、右移、直通传送。⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。⑶若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程图。

本科生期末试卷（二）

一、选择题（每小题1分，共15分）

1 冯·诺依曼机工作的基本方式的特点是（ ）。

A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作

D 存贮器按内容选择地址

2 在机器数（ ）中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码

3 在定点二进制运算器中，减法运算一般通过（ ）来实现。

A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器

4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。 A 0—64MB B 0—32MB C 0—32M D 0—64M 5 主存贮器和CPU之间增加cache的目的是（ ）。

A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 7 同步控制是（ ）。

A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式

）。

C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式

8 描述PCI总线中基本概念不正确的句子是（ ）。

A PCI总线是一个与处理器无关的高速外围设备 B PCI总线的基本传输机制是猝发式传送 C PCI设备一定是主设备 D 系统中只允许有一条PCI总线

9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ A 512KB B 1MB C 256KB D 2MB

10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存 11 特权指令是由（ ）执行的机器指令。

A 中断程序 B 用户程序 C 操作系统核心程序 D I/O程序 12 虚拟存储技术主要解决存储器的（ ）问题。

A 速度 B 扩大存储容量 C 成本 D 前三者兼顾 13 引入多道程序的目的在于（ ）。

A 充分利用CPU，减少等待CPU时间 B 提高实时响应速度

C 有利于代码共享，减少主辅存信息交换量 D 充分利用存储器

14 64位双核安腾处理机采用了（ ）技术。

A 流水 B 时间并行 C 资源重复 D 流水+资源重复 15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。

A 中断服务

B 与取数指令有关的控制相关 C 与转移指令有关的控制相关 D 与存数指令有关的控制相关

）。

本文来源：https://www.bwwdw.com/article/pvnf.html