数字逻辑电路 刘常澍主编 第五章习题答案

5-30、分析图P5-30所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值。图中（1）为低位计数器，（2）为高位计数器。

图P5-30

解：电路由两个计数器异步级联组成，计数器（1）用同步置数法构成一个十进制计数器，状态循环为0000~1001，即M1=10；计数器（2）用异步复位法构成一个九进制计数器，状态循环为0000~1000，即M2=9；在计数器（1）置入数值0000时，置数脉冲的上升沿供给计数器（2）一个CP脉冲，也就是计数器（1）向计数器（2）的进位。整个计数器的模值M=M2×M1=9×10=90。

5-31、分析图P5-31所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-31

解：电路由两个CT74LS161计数器同步级联组成，都是十六进制计数器，计数器（1）在状态1111时CO=1，允许CP触发计数器（2）计数，计数器用异步复位法构成，在状态为（C8）16时产生复位信号，该状态不是计数循环状态，则计数循环为0~（C7）16，整个计数器的模值M=（C8）16，对应的十进制数为200，也可以写成M=200。

5-32、分析图P5-32所示由两片中规模同步计数器CT74LS160构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-32

56

解：电路由两个CT74LS160计数器异步级联组成，计数器（1）是十进制计数器，M1=10，在状态1001时CO=1，反相后触发计数器（2）计数，计数器（2）用同步置数法构成，在状态为0101时产生置数信号，该状态应是计数循环状态，置入数值0000，则计数循环为0000~0101，M2=6。M=M2×M1=6×10=60。

5-33、用同步十进制计数集成芯片CT74LS160采用异步复位法构成模值M为5的计数器，并画出接线图和全状态图。

解：产生异步复位的状态不是计数循环状态，计数循环状态应为0000~0100，产生复位信号的状态应为0101，逻辑图和全状态图分别如图解P 5-33（a）、(b)所示。

图解P5-33

5-34、用同步4位二进制计数集成芯片CT74LS161采用同步置数法构成模值M为10的计数器，并画出接线图和全状态图。

解：同步置数法组成N进制计数器的方案比较多，产生置数信号的状态可以是任意一个状态，只要在十六个状态循环中截取N个状态形成主计数循环即可，还可以利用进位输出CO作为置数信号。图解P5-34（a）和(b)是其中的两个设计方案。

图解P5-34

57

5-35、用同步4位二进制计数集成芯片CT74LS161采用进位反馈同步置数法构成模值M为14的计数器，并画出接线图和全状态图。

解：采用进位反馈同步置数法构成模值M为14的计数器，在十六个状态循环中截取14个状态形成主计数循环即可，其中必须包含状态1111，以便用该状态产生置数信号，所置数值应是0010，图解P5-35（a）和(b)是其逻辑图和全状态图。

图解P5-35

5-36、用同步4位二进制计数集成芯片CT74LS163采用同步复位法构成模值M为11的计数器，并画出接线图和全状态图。

解：采用同步复位法组成11进制计数器，计数循环包括状态0000和产生复位信号的状态1010，即计数循环状态为0000~1010，共11个状态。接线图和全状态图如图解P5-36所

示。

图解P5-36

5-37、用同步4位二进制加/减计数集成芯片CT74LS191采用异步置数法构成模值M为12的加法计数器，并画出接线图和全状态图。

解：CT74LS191是加/减计数器，D/U为加减选择端，加法计数应接低电平，置数功能是异步的。产生置数的状态不是计数循环状态，若置数值0，计数循环状态应为0000~1011，产生置数信号的状态应为1100，逻辑图和全状态图分别如图解P-37（a）、(b)所示。

58

图解P5-37

5-38、用同步4位二进制加/减计数集成芯片CT74LS191采用异步置数法构成模值M为12的减法计数器，并画出接线图和全状态图。

解：CT74LS191用于减法计数，D/U选择端应接高电平，置数功能是异步的。置数的状态不是计数循环状态，若以借位输出反馈置数，产生置数信号的状态则为0000，计数循环状态应为1100~0001，逻辑图和全状态图分别如图解P5-38（a）、(b)所示。

图解P5-38

5-39、用异步二-五-十进制计数集成芯片CT74LS290采用异步置数法构成模值M为7的加法计数器，并画出接线图和全状态图。

解：将QA接CPB构成十进制计数器，CT74LS290的置数功能是异步的，且高电平有效，置入固定数值1001。置数的状态不是计数循环状态，产生置数信号的状态则应为0110，计数循环状态应为0000~0101，1001，共7个状态。逻辑图和全状态图分别如图解P5-39（a）、(b)所示。 图解P5-39

59

5-40、用异步二-五-十进制计数集成芯片CT74LS290采用异步复位法构成模值M为6的加法计数器，并画出接线图和全状态图。

解：将QA接CPB构成十进制计数器，CT74LS290的复位功能是异步的，复位的状态不是计数循环状态，产生复位信号的状态则应为0110，计数循环状态应为0000~0101，共6个状态。逻辑图和全状态图分别如图解P-40（a）、(b)所示。

图解P5-40

5-41、用两片同步十进制计数集成芯片CT74LS160采用异步复位和级间同步联接法构成模值M为85的8421BCD计数器。

解：将两片CT74LS160用同步级联法接成100进制计数器，再接入反馈，使其状态为85时复位，计数循环为0~84，逻辑图如图解P5-41所示。

图解P5-41

5-42 用三片同步十进制计数集成芯片CT74LS160采用异步复位和级间异步联接法构成模值M为512的8421BCD计数器。

解：将两片CT74LS160用异步级联法接成1000进制计数器，利用进位输出CO作高位计数器的CP触发计数，由于CO为高电平，而CP为上升沿触发，为使CO的下降沿触发高位的CP计数，接入一个反相器。接入反馈，使其状态为512时复位，计数循环为0~511，逻辑图如图解P5-42所示。图中（1）、（2）、（3）分别为个位、十位、百位计数器。

60

图解P5-42

5-43、用三片同步4位二进制计数集成芯片CT74LS163采用同步复位和级间同步联接法构成模值M为2000的计数器。

解：CT74LS163是十六进制计数器，（2000）10 =（7D0）16，计数器的计数范围应为（0~7CF）16，用同步复位法，产生复位的状态应为计数循环的一个状态，因而用（7CF）16状态产生复位信号，逻辑图如图解P5-43所示，其中计数器（1）用CO代替四个Q的与。

图解P5-43

5-44、设计一个同步时序电路，状态图如图P5-44所示，X为输入，Z为输出，用JK触发器CT74LS76和四2输入与非门CT74LS00实现。

表解P5-44

n+1（Q1Q0） J1K1 J0K0 X Q1n Q0n Z

0 0 0 0 0 0 0× 0× 0 0 0 0 1 0 0× ×1 0 0 0 1 0 0 ×1 0×

0 0 0 1 1 1 ×1 ×1

0 1 1 0 0 0 0× 1× 1 1 1 0 1 0 1× ×0 1 1 1 1 0 0 ×0 1×

1 1 1 图P5-44

1 1 ×0 ×0 1

61

图解P5-44(a)

解：根据状态图和所要求用的器件列出状态转移表，如表解P5-44所列。根据表解P5-44用卡诺图如图解P5-44（a）所示，求出激励方程和输出方程：

J1?XQ0，K1?X，J0?X，K0?X，Z?Q1Q0 。

最后画出的逻辑图如图解P5-44（b）所示。

图解P5-44(b)

5-45、设计一个同步时序电路，输入为串行二进制数码，当输入两个0或两个以上0以后再输入一个1时输出为1，其他情况输出均为0。用JK触发器CT74LS76和四2输入与非门CT74LS00实现。

解：根据题意列原始状态图如图解P5-45（a）所示，得原始状态表如表解P5-45（a）所示；依据状态分配原则，令A=00，B=01，C=11，D=10，得到状态表表解P5-45（b）。

表解P5-45(a) Y/Z A/0 B/0 C/0 D/1 n表解P5-45(b)

Yn+1 X=0 B C C A X=1 A A D A

Y/Z 00/0 01/0 11/0 10/1 nYn+1 X=0 01 11 11 00 X=1 00 00 10 00 图解P5-45(a)

62

再根据表解P5-45（b）列出状态转移表如表

表解P5-44(c)

解P5-45（c）。 n+1（Q1Q0） X Q1n Q0n 依据表解P5-45（c）作卡诺图，如图解P5-45

0 1 0 0 0 （b）所示。 1 1 0 0 1 0 0 0 1 0 得到激励方程和输出方程如下： J1?XQ0，K1?Q0，J0?XQ1，K0?X， Z?Q1Q0。

0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 0 0 1 0 J1K1 J0K0 0× 1× 1× ×0 ×1 0× ×0 ×0 0× 0× 0× ×1 ×1 0× ×0 ×1 Z 0 0 1 0 0 0 1 0

图解P5-45(b)

最后画出的逻辑图如图解P5-45（c）所示。

图解P5-45(c)

5-46、设计一个同步时序电路，输入为串行二进制数码，当连续输入三个0或连续输入三个1后输出为1，其他情况输出为0，简化的原始状态图如图P5-46所示，用JK触发器CT74LS76和四2输入与非门CT74LS00实现。

解：根据原始状态图列出原始状态表：表解P5-46(a)。从表中可以看出，它已经是最简状态表。六个状态用三个触发器组成电路，依据状态分配原则，各状态赋值方案为： A=000，B=001，C=011，D=100，E=110，F=111，状态表如表解P5-46(b)所列，表中“---”

表示未用状态，按任意状态对待。状态转换真值表如表解P5-46(c)所列。

63

图P5-46

表解P5-46(a) Y/Z A/0 B/0 C/0 D/0 E/0 F/1 n

X=1 D D D E F D 表解P5-46(c) X Q2nQ1nQ0n 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 （Q2Q1Q0）n+1 0 0 - 1 0 - 0 0 1 1 - 1 1 - 1 1 0 1 - 1 0 - 0 0 0 0 - 0 1 - 1 0 1 1 - 1 1 - 1 1 0 0 - 0 0 - 1 0 J2 K2 J1 K1 J0 K0 0× 0× 1× 0× 1× ×0 - - - 1× ×0 ×0 ×1 0× 1× - - - ×1 ×1 1× ×1 ×1 ×0 1× 0× 0× 1× 0× ×1 - - - 1× ×1 ×1 ×0 1× 0× - - - ×0 ×0 1× ×0 ×1 ×1 Z 0 0 - 0 0 - 0 1 0 0 - 0 0 - 0 1 Yn+1 X=0 B C F B B B X=1 100 100 100 110 111 100 --- ---

表解P5-46(b) Q2nQ1nQ0n/Z 000/0 001/0 011/0 100/0 110/0 111/1 010/- 101/- X=0 001 011 111 001 001 001 --- --- (Q2Q1Q0)n+1

画出卡诺图如图解P5-46（a），求激励方程和输出方程：

J2?X?Q1?X?Q1，K2?X，

图解P5-46(a)

J1?XQ0?XQ2?XQ0?XQ2，K1?XQ0?XQ2?XQ0?XQ2，

J0?X?Q1?XQ1，K0?X，

64

Z?Q2Q0 。

由于三个触发器共有八个状态，该电路只用了六个，未用的两个状态以任意状态对待，需要检查它们是否会形成偏离状态的循环，因而按照得到的激励方程求出它们的次态，如表解P5-46(d)所列。画出的全状态图如图解P5-46（b）所示。

表解P5-46(d)

X Q2nQ1nQ0n 0 0 1 0 0 1 0 1 1 0 1 0 1 1 0 1 J2 K2 J1 K1 J0 K0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 （Q2Q1Q0）n+1 1 0 1 0 0 1 1 1 1 1 1 0 Z 0 1 0 1 从表中可以看出偏离状态均能够转移到有效状态，电路是具有自启动特性的。但是为了使各个状态转移更为合理，可以适当调整个别状态的转移方向，如图解P5-46（b）中，状态010在输入为X=0时，其转移顺序为010→101→011是合理的，而输入X=1时转移到111状态就欠妥，若改为转移到110就较为合适，若连101状态考虑在内，其转移顺序为101→010→110，均满足连续输入三个1或三个0的转移规律。另外，将输出Z改为只有对应状态111输出为1则更为合理。改后的全状态图如图解P5-46（c）所示。

图解P5-46(b)

图解P5-46(c)

对于图解P5-46（c）的状态转移，需要更改激励方程，由于X=1时状态由010→111改变为010→110，那么对应图解P5-46（a）的J0K0卡诺图，将XQ2Q1Q0位置的任意值变为01即可，相应的激励方程只改变了J0：

J0?X?Q2Q1

其余激励方程均未改变。

最后根据激励方程和输出方程画出的逻辑图如图解P5-46（d）所示。

65

图解P5-46(d)

5-47、试用JK触发器CT74LS76及逻辑门设计一个计数器，在控制信号M=0时作自然二进码五进制计数，M=1时作格雷码六进制计数，其状态图如图P5-47所示，设计此电路并注意避免非自启动的存在。

图P5-47

解：根据状态图可以看出，用三个触发器组成电路即可，电路应有一个选择计数方式的控制端M和一个进位输出端Z，列出状态表：表解P5-47(a)。依据表解P5-47(a)列出状态转移表如表解P5-47(b)所示。

表解P5-47(b)

表解P5-47(a) (Q2Q1Q0)000 001 010 011 100 101 110 111 n M Q2nQ1nQ0n 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 （Q2Q1Q0）n+1 - 0 0 1 1 0 - - - 0 1 0 - 0 1 1 - 1 1 0 0 0 - - - 1 1 1 - 0 1 0 - 0 1 0 1 1 - - - 1 0 0 - 1 1 1 J2 K2 J1 K1 J0 K0 - - - 0× 1× ×1 0× ×0 1× 1× ×1 ×1 ×0 0× 1× ×1 0× ×0 - - - - - - - - - 0× 1× ×0 1× ×0 0× 0× ×0 ×1 - - - ×1 0× ×0 ×0 ×0 1× ×0 ×1 ×0 Z - 0 0 0 0 1 - - - 0 0 0 - 1 0 0 (Q2Q1Q0)n+1/Z M=0 ---/- 010/0 011/0 100/0 101/0 001/1 ---/- ---/- M=1 ---/- 011/0 110/0 010/0 ---/- 001/1 111/0 101/1

66

表解P5-47(b)中“---”表示未用状态，按任意状态对待。而后画出卡诺图，如图解P5-47（a）所示。求其激励方程和输出方程为：

图解P5-47(a)

J2?MQ0?MQ1Q0?MQ0?MQ1Q0，K2?Q1Q0，

J1?Q2，K1?Q2Q0?MQ0?Q2Q0?MQ0，

J0?M?Q2?MQ2，K0?Q2Q1?MQ2?Q2Q1?MQ2， Z?Q2Q1Q0 。

由于三个触发器共有八个状态，该电路只用了六个，未用的两个状态以任意状态对待，需要检查它们是否会形成偏离状态的循环，因而按照得到的激励方程求出它们的次态，如表解P5-47(c)所列。对于偏离状态较多时，为了更清楚地观察状态转移情况，有必要出画全状态图，如图解P5-47（b）所示。从图解P5-47（b）中可以看出偏离状态均能够转移到有效状态，电路是具有自启动特性的。

表解P5-47(c)

X Q2nQ1nQ0n 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 1 1 0 0 J2 K2 J1 K1 J0 K0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 0 （Q2Q1Q0）n+1 0 1 1 1 1 0 1 0 1 0 1 1 1 0 1 Z 0 0 0 0 0

67

图解P5-47(b)

观察激励方程和输出方程，选择三3输入与非门CT74LS10和四2输入与门CT74LS00，触发器用双JK触发器CT74LS76，最后画出的逻辑图如图解P5-47（c）所示。

图解P5-47(c)

68

本文来源：https://www.bwwdw.com/article/psnp.html