数字式三相交流移相控制电路的研究与设计

毕业设计

数字式三相交流移相控制电路的研究与设计

摘 要

本文介绍了用计数器法实现数字式移相触发电路的原理，为了解决三相交流相控的问题，采取了利用CD4046芯片构成的电压-频率转换器（压控振荡器）、MC14536B芯片作为脉冲计数器实现移相控制的时间延迟的方法。对取同步信号、电压-频率转换器（压控振荡器）的线性度和比率范围、计数器的清零信号和输出形式、脉冲发生器进行了设计；达到了通过调节触发脉冲与自然换相点的夹角α来控制触发脉冲的相位从而调节晶闸管的导通时间以达到直流调压和调功的要求。结果是能够通过电位器的调节来实现相角α从0到150°的调节；本设计可准确实现触发脉冲与电源信号的同步，提高了电路的稳定性和整流输出的电压的精度。适用于三相全控整流、调功、调压的需双窄脉冲触发的场合。

关键词：数字式；移相触发；同步信号

毕业设计

The Research and Design of Digital Three-phase AC

Phase–controlled Circuit

ABSTRACT

This paper introduces the principle of digital phase-shift trigger circuit counter method. In order to solve the problems of three-phase AC phased, take the voltage-frequency converter(voltage controlled oscillator),constituted by the CD4046 circuit the MC14536B Circuit as a pulse counter of the time delay phase shift control method. To take a synchronizing signal, the linearity and the ratio range of the voltage-frequency converter(voltage controlled oscillator),the counter clear signal and an output form, a pulse generator are designed，reaching the requirements of the DC voltage regulator and the power adjustment by adjusting the angle alpha of the trigger pulse and the natural commutation point to control the phase of the trigger pulse to thereby adjust the thyristor conduction time. The result is to achieve a phase angle alpha from 0 to 150°adjustment by the adjustment of the potentiometer and it can achieve an accurate synchronization of the trigger pulse with the power signal, improving the stability of the circuit and the rectifier output voltage accuracy. It can be applied to the occasions such as three-phase full-font rolled rectifier, power regulator and pressure regulator which need to double pulse trigger.

Keyword : Digital; Phase-shift trigger; Synchronizing signal

毕业设计

目 录

1 引言 ..................................................... 1 2 三相桥式全控整流电路原理及晶闸管特性 ...................... 2 2.1 三相桥式全控整流电路原理 ............................... 2

2.2 三相桥式全控整流电路特点 .................................... 2 2.3晶闸管特性 ................................................... 5

3 设计方案的选择 ........................................... 7 4 数字式三相交流移相控制电路的组成及原理 .................... 8

4.1 数字式三相交流移相控制电路的概述 ............................ 8 4.2 压控振荡器模块 .............................................. 8 4.3 同步信号生成电路 ........................................... 11 4.4 计数器模块 ................................................. 13 4.5 脉冲整形模块 ............................................... 15

5 实验结果 ................................................ 22 6 结论 .................................................... 23 参考文献 ................................................... 24 致谢 ....................................................... 25

毕业设计

1 引言

目前, 国内外的大中型电力设备, 一般都要用到晶闸管。七十年代以来，采用晶闸管组成的交流调压器以及可控整流装置等，凡是用到晶闸管就要用触发电路, 而且大多数是用三相触发电路。但是，目前晶闸管三相交流调压装置相对来说仍比较复杂，使其可靠性降低，而且价格比较昂贵，设备比较笨重。移相触发电路可广泛应用在各种控制电路中。可以改变传统的模拟多相触发电路存在的电路复杂、线性差、精度低，可靠性低等缺点。抗干扰能力强，而且易于实现小型化和批量化的生产。

我国的可控硅触发电路分为三类：第一类是模拟型。该类型是80年代初出现的专用集成触发电路产品，此类可控硅触发电路易受元件参数分散性、同步电压波形畸变、温度变化等因数影响，电路较为复杂，可靠性低，抗干扰性差，而且输出不稳定，装置功率大等缺点;第二类是可编程数字型。此类型采用单片机、CPLD等设计，采用编程设置同步和移相.但该类型触发电路具有电路规模较大，技术要求高，软件抗干扰能力差等缺点，而且不易实现小型化、小量产，限制了其广泛应用;第三类是采用数字移相的集成电路。该类触发电路克服了以上两类的一些缺点，大大提高了移相精度和对称度，且易于控制，提高电路的稳定性和可靠性。

本文介绍了三相桥式全控整流电路的触发电路的原理及其控制电路，采用压控振荡器即电压—频率转换器（u~f）,通过改变电压u的大小就能改变其输出的频率f或周期原理和用计数量（如256个脉冲）一定的计数器对该信号进行计数，则计够256个脉冲所用的时间与u的大小的关系来实现脉冲移相的目的。取三相交流电其中一向为同步信号，该同步信号作为计数器的开始计数和清零的控制信号，移相范围：0~150°。触发脉冲的重复频率必须与工频电网频率相同；输出互为相差60°的6路输出脉冲信号。将计数器的输出转换成脉冲的形式的窄脉冲信号，再将该窄脉冲信号转换成相差60°的双窄脉冲信号，然后经晶体管放大输出，用于三相交流的相控。同时采用变压器或光耦的方式获得同步信号。利用压控振荡器芯片构成电压—频率转换器（u~f）；采用MC14536B作为脉冲计数器实现移相控制的时间延迟。

毕业设计

2 三相桥式全控整流电路原理及晶闸管特性

2.1 三相桥式全控整流电路原理

随着社会生产和科学技术的发展，整流电路在自动控制系统、测量系统和发电机励磁系统等领域的应用日益广泛。常用的三相整流电路有三相桥式不可控整流电路、三相桥式半控整流电路和三相桥式全控整流电路。目前在各种三相整流电路中，应用最为广泛的是三相桥式全控整流电路。其原理图如2-1所示：

图2-1 三相桥式全控整流电路图

三相桥式全控整流电路原理图如图2-1所示。三相桥式全控整流电路是由三相半波可控整流电路演变而来的，它由三相半波共阴极接法(VT1，VT3，VT5)和三相半波共阳极接法(VT4，VT6，VT2)的串联组合。其工作特点是任何时刻都有不同组别的两只晶闸管同时导通，构成电流通路。

2.2 三相桥式全控整流电路的特点：

（1）一般变压器一次侧接成三角型，二次侧接成星型，晶闸管分共阴极和共阳极。一般1、

3、5为共阴极，2、4、6为共阳极。

① 2管同时导通形成供电回路，其中共阴极组和共阳极组个1，且不能为同1相器

件。

② 对触发脉冲的要求：

1）按VT1-VT2-VT3-VT4-VT5-VT6的顺序，相位依次差60°。

2）共阴极组VT1、VT3、VT5的脉冲依次差120°，共阳极组VT4、VT6、VT2 也依次差120°。

3）同一相的上下两个桥臂，即VT1与VT4，VT3与VT6，VT5与VT2，脉冲相 差180°

③ Ud一周期脉动6次，每次脉动的波形都一样，故该电路为6脉波整流电路。 ④ 需保证同时导通的2个晶闸管均有脉冲，可采用两种方法：一种是宽脉冲触发一

毕业设计

种是双脉冲触发（常用）。

⑤ 晶闸管承受的电压波形与三相半波时相同，晶闸管承受最大正、反向电压的关系

也相同。

（2）带电阻负载时的工作情况：

①当α≤60时，Ud波形均连续，对于电阻负载，id波形与Ud波形形状一样，也连续 波形图：α =0°（图2-2）、α=30°（图2-3）、α =60°（图2-4）

②当α>60时，Ud波形每60°中有一段为零，Ud波形不能出现负值 波形图：α =90°（图2-5）

③带电阻负载时三相桥式全控整流电路α角的移相范围是120°

图2-2 三相桥式全控整流电路带电阻负载α=0°时的波型

图2-3 三相桥式全控整流电路带电阻负载α=30°时的波型

毕业设计

图2-4 三相桥式全控整流电路带电阻负载α=60°时的波型

图2-5 三相桥式全控整流电路带电阻负载α=90°时的波型

（3）晶闸管及输出整流电压的情况如表2-1所示：

毕业设计

表2-1 三相桥式全控整流电路电阻负载α=0°时晶闸管工作情况

针对上述对三相全控整流电路的特点分析得出，最终决定选用双脉冲（双窄脉冲）对在三相桥式半控整流电路中，人们可以采用单脉冲作为触发信号，而在三相桥式全控全控整流桥进行触发。

整流电路中，人们通常认为采用单窄脉冲作为触发信号是不可行的，而必须采用以下3种触发方式的一种：

（1）双脉冲（双窄脉冲）。 （2）宽度大于60度的宽脉冲。 （3）较高频率的脉冲列。

为了产生上述3种脉冲，触发电路比较复杂。对三相桥式全控整流电路，要求提供宽

度大于 60 度小于 120 度的宽脉冲，或间隔 60 度的双窄脉冲。前者要求触发电路输出功率大，所以很少使用，一般都采用双窄脉冲。以双脉冲为例，简述其原理：在全控整流桥中，为了形成回路，必须有共阴极组和共阳极组的各一只晶闸管同时导通。换言之，在任一时刻导通的晶闸管是成对的，因此触发电路需在触发时刻同时触发2个脉冲。由上述图标可以看出，由于三相桥式整流电路在任一时刻都是不同相的一对晶闸管同时导通，也就是说，在一个电周期360°之内，任何一个晶闸管需触发两次，因此，在本设计中采用了双窄脉冲来触发全控整流桥。

2.3 晶闸管特性 2.3.1 静态特性

1）当晶闸管承受反向电压时，不论门极是否有触发电流，晶闸管都不会导通。

2）当晶闸管承受正向电压时，仅在门极有触发电流的情况下晶闸管才能导通。 3）晶闸管一旦导通，门极就失去控制作用，不论门极触发电流是否还存在，晶闸管保4）若要使已导通的晶闸管关断，只能利用外加电压和外电路的作用使流过晶闸管的电

持导通。

流降到接近于零的某一数值一下[1]。

2.3.2 动态特性

毕业设计

晶闸管的开通和关断的动态过程的物理机理是很复杂的，图2-6给出了晶闸管开通和

关断过程的波形。 1) 开通过程

延迟时间td：门极电流阶跃时刻开始，到阳极电流上升到稳态值的10%的时间上升时间tr：阳极电流从10%上升到稳态值的90%所需的时间开通时间tgt：以上两者之和， tgt=td+tr 普通晶闸管延迟时间为0.5~1.5s，上升时间为0.5~3s 2) 关断过程

反向阻断恢复时间trr：正向电流降为零到反向恢复电流衰减至近于零的时间 正向阻断恢复时间tgr：晶闸管要恢复其对正向电压的阻断能力还需要一段时间 在正向阻断恢复时间内如果重新对晶闸管施加正向电压，晶闸管会重新正向导通 实际应用中，应对晶闸管施加足够长时间的反向电压，使晶闸管充分恢复其对正向电压的阻断能力，电路才能可靠工作 关断时间tq：trr与tgr之和，即tq=trr+tgr

u

图2-6 晶闸管开通和关断过程的波形。

根据晶闸管的特性可以得知，在系统中，触发脉冲的电压是达不到晶闸管触发的电压的，因此需要对系统的输出脉冲进行变压，采用信号变压器来解决无法触发晶闸管的问题，所以，在输出脉冲后要接入信号变压器，信号变压器的一级线圈的电压为12V，一级线圈和次级线圈的比值为1：2。因此，次级线圈输出的电压为24V，这个电压完全能触发晶闸管正常工作。

毕业设计

3 设计方案的选择

通过上一章对全控整流桥和晶闸管特性的研究，可以把本设计分为四个模块，即压控首先进行对设计所要达到的目的进行分析：本设计的主要设计思想是利用数字集成电振荡器模块、同步信号生成模块（光耦模块）、计数器模块和脉冲整形模块。

路来实现对三相交流移相的控制，使其能达到0~150°的移相范围。总体方案是利用芯片构成电压-频率转换器改变电压UK大小就能改变其输出的频率；利用计数器计够256个脉冲对该信号进行计数，因此计够256个脉冲 所用的时间与UK的大小有关，根据该原理实现通过调节UK达到相控脉冲移相控制的目的。用三相交流电做同步信号用来作为计数器的开始和清零的控制信号。触发脉冲的重复频率必须与工频电网频率相同，输出互差60°的六路输出脉冲信号。将计数器的输出转换成窄脉冲信号，再将窄脉冲信号转换成双窄脉冲信号，然后利用信号变压器将信号放大输出，用于三相交流的相控。

其次对各种方案的优劣进行分析：在现有的三相交流移相控制的方案有通过单片机和CPLD来控制的方案，但单片机、CPLD的方案存在着触发电路具有电路规模较大，技术要求高，软件抗干扰能力差等缺点。还有一种是集成触发电路产品的方案，这种方案容易受到元件参数分散性，同步电压波形畸变，温度变化等因素影响，电路较复杂，可靠性低，抗干扰能力差，而且输出不稳定，装置功率大等缺点。因此，本设计采用了数字移相的集成电路，它克服了以上的缺点，大大提高了移相精度和对称性，且易于控制，提高了电路的稳定性和可靠性[3]。

再次是对系统整体设计流程进行规划：系统的原理框图如图4-1，系统利用了CD4046芯片作为电压-频率（压控振荡器）装换的介质，并巧妙的利用了光耦芯片的正反接到同步信号源上，很好的实现了同步信号的提取，然后通过MC14536B芯片对脉冲进行精确的计数来实现延时，再通过脉冲整形电路。设计中采用的是双窄脉冲的方法而且是脉冲列，对脉冲变压器的要求也就降低了，大大缩小了它的体积。所以该方法可准确实现触发脉冲与电源信号（线电压）的同步，提高了触发器的抗干扰能力，从而达到设计要求。

最后介绍各个模块所采用的芯片：本设计的关键性在于同步信号的提取和计数器的计数功能，在设计中，采取了PC817光耦芯片进行了同步信号的提取，这保证了计数器清零信号始终和电网的工频是一样的。在计数器方面采用的是MC14536B芯片，它的可编程定时器是一个有24个级别触发器的二进制波纹计数技术芯片与16的选择可由一个二进制代码来完成，这样又方便又精确的为系统提供了计数器输出脉冲。再有NE556芯片对输出脉冲进行整形，最后有脉冲变压器对脉冲进行放大，来触发晶闸管。

毕业设计

4 数字式三相交流移相控制电路的组成及原理

4.1 数字式三相交流移相控制电路概述

利用三相电相位关系，通过光耦的性质可以使取出的同步信号通过逻辑运算后作为芯片MC14536B的清零和开始计数信号。通过压控振荡器调节输入电压来改变其输出频率，因而改变计数器记满256个脉冲数的时间，来达到控制相交的目的。最后通过其六个输出的逻辑运算信号可以得到六个晶闸管的触发信号，从而实现研究的目标。整体电路设计流程图如图4-1。

图4-1 数字式三相交流移相控制电路流程图

4.2 压控振荡器模块

压控振荡器，简称VCO（voltage-controlled oscillator）指输出频率与输入控制电压有对

应关系的震荡电路[5]。

压控振荡器的设计方案有很多种：

串联谐振电容三点式电路（又称克拉泼电路）具有输出波形，稳定性较好，频率调节方案一：分立器件组成的压控振荡器

较为方便。压控晶体振荡器由于晶体的Q值高、老化效应小，和温度系数较小等特点，而具有较高的短期和长期频率稳定度。压控晶体振荡器调谐的范围在10-4数量级，调谐范围很窄。为扩大压控晶体振荡器的调谐范围，常采用串联压控晶体振荡器和在晶体上并接电感等方法，但都牺牲振荡器的频率稳定度为代价。这两种方法电路结构比较简单，成本不高，但是调试不太方便，稳定性不是很好。 方案二：积分-施密特触发器型压控振荡器

该类电路属于低频宽带通用型压控多谐振荡器。其中心频率通过外接定时电容和电阻实现，电源电压范围较宽，优点是线性度好，可控范围宽，缺点是频率稳定度低，易受温

毕业设计

度和电源电压变化的影响。

方案三：射级耦合多谐振荡型压控振荡器

该类集成电路采用二极管作为负载，Ud较小，采用对称结构的三极管工作在共基接法，直接耦合正反馈较强，振荡频率较高，压-频特性较好，且调整方便，输出最高频率可达155MHz.

方案四：LC负阻型压控振荡器

这种振荡器有众多的集成电路存在，由于采用ECL工艺，所以最高工作频率可达到几百MHz，且电路简单，稳定性好，调试方便。

综合上面四中方案，本设计中采用压控振荡器模块主要是利用CD4046芯片完成的。采用的CD4046芯片为DIP-16封装，管脚分布图如4-2。

图4-2 CD4046引脚图

通过对CD4046的datasheet的研究，可以了解CD4046的各个引脚的功能，如下表

4-1所示：

表4-1 CD4046引脚图

CD4046的内部结构框图（图4-3）介绍了CD4046芯片主要由相位比较Ⅰ、Ⅱ、压控

毕业设计

振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。CD4046的输出电压范围比较宽，在3V—18V；抗干扰度可达0.45VDD；当F0=10kHz，VDD=5V时，芯片的功耗很低，在75µW；5VDD=10V时，频率漂移较低为0.06%/℃，此时VCO频率可达到1.3MHz；VCO的频率特征曲线如图4-4。

图4-3 CD4046的内部结构框图

图4-4 CD4046内部VCO的频率特性图

图4-5是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1=0.01uF接在6脚7脚上，调节电

毕业设计

位器改变9脚上的电压即可调整振荡器振荡频率，振荡方波信号从4脚输出。振荡频率变化范围在5.7×105Hz-2.2×106kHz。

图4-5 CD4046组成的压控振荡器

4.3 同步信号生成电路

PC817(图4-6) 是常用的线性光耦，在各种要求比较精密的功能电路中常常被当作耦 合器件，具有上下级电路完全隔离的作用，相互不产生影响。

图4-6 PC817光耦内部结构图

当输入端加电信号时，发光器发出光线，照射在受光器上，受光器接受光线后导通，产生光电流从输出端输出，从而实现了“ 电- 光- 电” 的转换。 普通光电耦合器只能传输数字信号（开关信号），不适合传输模拟信号[10]。线性光电耦合器是一种新型的光电隔离器件，能够传输连续变化的模拟电压或电流信号，这样随着输入信号的强弱变化会产生相应的光信号，从而使光敏晶体管的导通程度也不同，输出的电压或电流也随之不同。 PC817 光电耦合器不但可以起到反馈作用还可以起到隔离作用。

DIP-4通用光电耦合器PC817的特点：

（1）电流传输比 CTR:IF=5mA，VCE=5V时最小值为50%。 （2）输入和输出之间的隔离电压高Viso（rms）：5.0kV。 （3）光电特性表如表4-2。

毕业设计

线电压UAB相角超前相电压UA30°，即超前A相自然换相点（α=0°）60°。UAB经过光耦芯片PC817取三相电源电压的同步信号。但光耦芯片内的发光二极管存在驱动电流IF，IF取值太小会影响光耦的正常工作，为了使光耦能在正常的范围内工作，因此IF取在16mA,IC取在1mA左右，电路图如图3-7所示：UAB=380V，Vcc=12V。

表4-2 PC817光耦光电特性表

图4-7 取同步信号电路图

经试验，得出a、b、c点的波形如图4-8：

毕业设计

图4-8 a、b、c点输出波形图

经过计算，实际电路中取R1=24kΩ，R2=R3=10kΩ，实验中这个阻值是可以实现功能的，IF的存在使光耦经非门U13A输出占空比稍小于50%的脉冲（a点），经U13B输出占空比稍小于50%的脉冲（b点），利用这一点把光耦的输出经过逻辑运算就可以得到一个正脉冲。把这个信号作为计数器MC14536B芯片的清零和开始计数信号。电容C1和C2的主要作用是清零信号相位后移一部分，从而达到设计要求。该部分巧妙的利用了三相电的相位关系，而且光耦芯片的正反接UAB使得很容易去得同步信号。

4.4 计数器模块

计数器是该设计的核心器件，本设计采用了MC14536B计数器芯片，对MC14536B芯片介绍如下：

MC14536B的可编程定时器是一个有24个级别触发器的二进制波纹计数技术芯片与16的选择可由一个二进制代码来完成。时钟信号也由芯片RC振荡器或外部时钟提供。片内单稳态电路已经包括了脉冲型输出，通过选择适当的计数器级别相结和适当的输入时钟频率来实现各种时间的定时。

主要引脚的功能如图4-9：

图4-9 MC14536B芯片的引脚图

毕业设计

该芯片的性质主要有以下几点：

(1)24个级别的触发器可以实现从20到224的计数。 (2)后16个级别的触发器可由4位选择代码来选择。 (3)8-旁路输入允许绕过第一个八个阶段。 (4)设定和复位输入。

(5)时钟抑制和振荡器抑制输入。

(6)提供了内部RC振荡器和单稳态电路输出。 (7)时钟调节电路允许操作非常长的上升下降时间。 (8)测试模式允许快速测试序列。 (9)电源电压范围为3V-18V直流。

(10)在额定的工作范围内，该器件能驱动两个低功耗的TTL负载或一个低功耗的肖特

基的TTL负载。

表4-3 MC14536B的真值表

RESET（2脚）当该引脚输入高电位时，可以使解码输出为低电位，所有级别的触发

毕业设计

器都复位到低电平上，并且使片内的RC振荡器处于待机状态。

IN1(3脚)MC14536B的内部计数器先于该引脚的下降沿，IN1可能被作为外部时钟的输入或是OUT1和OUT2一起使用形成一个RC振荡器，当作为外部时钟时，OUT1和OUT2可能被闲置或是用于驱动一个低功耗肖特基晶体管或是数个COMS负载。

CLOCK INH（7脚）该引脚输入高电平时候可以屏蔽时钟信号源，保持计数不变，是计数器中止工作，但时钟信号源处于工作状态，当CLOCK INH变为低电平的时候，振荡器不用重新建立计数，触发器将从IN1的第一个下降沿开始计数。

8-BYPASS（6脚）表4-3可知，该引脚是高电位的时候，计数器可以选中前8个级别的计数，此时的计数器为一个16级触发器。当该引脚为低电位的时候，计数器越过前8个级别的计数成为一个从9-24的触发器。其中对计数级别的选择是通过引脚A、B、C、D的选择来完成的。

A、B、C、D（脚9、10、11、12）这四个脚的输入决定了哪一级别的触发器作为输出。通电时，复位信号为高电平，解码输出为低电平。当复位信号变为低电平时芯片的内部触发器开始计数。当输入时钟输入第2n/2个下降沿的时候，解码输出变为高电平。因为MONO IN被接入电路，其解码输出为单稳态。解码输出脉冲的宽度取决于外部时钟输入，第二次及其以后的脉冲出现在外部时钟的2n的整数倍的下降沿(n由表4-3的真值表的A、B、C、D决定，本设计需要256个脉冲，因此选择第9个级别的触发器即A=B=C=D=0)。

DECODE（13脚）该脚为解码输出。通电时，解码输出状态不定，在set引脚的上升沿解码输出会变为高电平，因为时钟屏蔽信号为高电平，时钟信号输入对解码输出不影响。当时钟屏蔽信号变为低电平时，解码输出会在时钟信号源的第一个下降沿到来时变为低电平，回复高电平的时间由8-BYPASS、A、B、C、D引脚设定和输入信号的频率有关。

MONO IN(15脚)该引脚为单稳态电路定时功能。该引脚如果接到Vss上单稳态电路是不起作用的，而且解码输出结果为被选定的触发器输出。要是在VDD和该引脚之间接一个电阻，单稳态电路就能工作了。输出脉冲的宽度是有这个电阻和片内的电容决定的。要是在Vss和和该引脚间再接一个电容，那脉冲的宽度可以更宽的调节了。为了操作可靠性，电阻的阻值在5kΩ-100kΩ之间，电容不高于1000pF[9]。

在该设计中，计数器模块需要用到芯片的RESET引脚，主要是因为MC14536B芯片的RESET引脚是下降沿有效，所以从清零信号下降沿到来到自然换相点（α=0°）的长度就是使α=0°时计数器需要计数的时间长度，可以通过调节压控振荡器的输出频率来改变计数器计满256个脉冲时间，从而使α能够在0°~150°范围内调节，但是真正起作用的就是第一个输出脉冲，以后的脉冲会破坏触发信号，是晶闸管误导通，甚至造成短路危险，因此，要通过一个RS触发器把它们屏蔽掉，RS触发器和计数模块原理图如图4-10。

毕业设计

脉冲

输出O

C

V

图4-10 计数器及RS触发器原理图

当计数器开始计数后，RS触发器的输出为低电平对计数器输入时钟信号没有屏蔽作用，当计数器的解码输出的第一个脉冲后，该脉冲就会使RS触发器的输出为高电平，从而把计数器的时钟信号屏蔽。

4.5 脉冲整形模块

计数器MC14536B的解码输出的脉冲不足以来触发和控制晶闸管，为了能得到对称性和一致性更好的脉冲，因此要对输出的脉冲进行整形，在这里用到了NE556芯片来对输出脉冲进行整形。

该模块主要是由NE556构成的，利用了NE556构成单稳态触发器，单稳态触发器有一下几个特点：

(1) 只有两种状态：稳态和暂稳态。

(2) 外来触发（窄）脉冲使：稳态到暂稳态到稳态。 (3) 暂稳态持续时间仅取决于电路参数与触发脉冲无关[6]。 接下来介绍下NE556芯片：

Pin 1（放电）这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为

LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。

Pin 2（触发点) 这个脚位是触发NE556使其启动它的时间周期。触发信号上缘电压须

大于2/3 VCC，下缘须低于1/3 VCC。

Pin 3（控制）这个接脚准许由外部电压改变触发和闸限电压。当计时器工作在稳定或

振荡的运作方式下,这输入能用来改变或调整输出频率。

Pin 4（重置）一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。

毕业设计

它通常被接到正电源或忽略不用。

Pin 5（输出）当时间周期开始555的输出脚位，移至比电源电压少1.7伏的高电位。

周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200 mA 。

Pin 6（重置锁定）重置锁定并使输出呈低态。当这个接脚的电压从1/3 VCC电压以下

移至2/3 VCC以上时启动这个动作。

Pin 7 (接地) 地线(或共同接地) ，通常被连接到电路共同接地。 NE556内部电路图如图4-11所示：

图4-11 NE556内部电路图

NE556芯片的基本功能：

(1)RS触发器

内部有两个与非门组成，4脚是专门设置从外部进行置0的复位端，当4脚输入低电平时，Q=0。 (2)比较器

NE556内部有两个电压比较器，比较器有两个输入端，分别标有+号和-号，如果用U+和U-表示相应输入端所加的电压，当U+>U-时，输出为高电平，当U+<U-时，输出为低电平，两个输入端基本上不向外部电路索取电流，即输入电阻趋近于无穷大。 (3)分压器

NE556内部有三个阻值都为5kΩ的电阻串联起来构成分压器，为比较器提供参考电压.如果在电压控制端C0加另外控制电压，则可改变C1、C2的参考电压，工作中不使用C0端时，一般都通过一个0.01uF的电容接地，防止旁路高频干扰。 (4)晶体管开关和输出缓冲器

晶体管构成的开关，其状态受放电端控制，当其为0时，晶体管截止，为1时晶体管导通，输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。

毕业设计

555定时器的电源电压的范围较大，VCC=4.5V~16V，输出高电平不低于电源电压的90%，带拉电流和灌电流负载的能力可达到200mA。CMOS电路VDD=3~18V，输出高电平不低于电源电压的95%，带拉电流和灌电流负载的能力为1mA，带灌电流负载的能力为3.2mA。所以555定时器具体应用与精密定时，脉冲宽度调整，脉冲发生器，脉冲位置调整，定时序列，脉冲失去检测，延时发生器[2]。

如图4-12所示，该电路主要功能是对前一级计数器输出脉冲进行整形，使其能达到触发晶闸管的要求，其工作原理如下：

当计数器计满256个脉冲后，就会输出一个正脉冲，经非门后取反后通过图4-12中的电容是脉冲的下降沿有足够的压降来驱动NE556芯片，二极管D1是为了限制NE556的输入电压来保护NE556。根据芯片资料了解，当NE556的2脚输入一下降沿时，3脚的输出会变成高电平，当6脚电压大于电源电压的2/3时，3脚输出翻转为低电平，所以NE556输出的脉冲宽度取决于6脚的电压上升到电源电压2/3是所用的时间。该模块是通过电阻R6和电容C6来控制NE556输出脉冲宽度的。当2脚输入一个下降沿时，3脚输出高电平，该高电平会通过二极管D2，此时电容C6充电，直到6脚电压大于VCC电源电压的2/3时，使3脚输出翻转为低电平。当3脚输出变为低电平时要使电容C6的电量迅速释放，以免影响下次充电时间。电容C5的作用是旁路高频干扰使输出变的稳定。4脚接的是UAB的正向同步信号，所以当UAB负半周的触发脉冲到来时3脚是被屏蔽的，这也就使得3脚输出是给晶闸管VT1的。当电路刚加电时，电容C8没有充电，电压为0，U10输入为低，输出则为高，整体电路输出为高，U8输入为高，输出则为低，使U9输出为高，通过电阻R9对电容C8充电。过一段时间后使U10输入为高，输出为低，整体电路输出为低，U8输出为高，U9输出低，使C7通过电阻R9放电。连续的循环，则产生占空比为50%的脉冲。

号

图4-12 脉冲整形电路

半周的触发脉冲到来时3脚是被屏蔽的，这也就使得3脚输出是给晶闸管VT1的。当电路刚加电时，电容C8没有充电，电压为0，U10输入为低，输出则为高，整体电路输出为高，

本文来源：https://www.bwwdw.com/article/pnxe.html