数电习题及答案

一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器）

两部分组成。

二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。

三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电

路 两大类。

四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的

状态转换图和时序图。

解：驱动方程：

J0?K0?1J1?K1?Q0 状态方程：

Q0n?1?Q0Qn?11?Q1Q0?Q1Q0 输出方程：Y?Q1Q0

状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。

（1）状态转换图

1

（2）状态真值表

现 态 状态转 换顺序 S0 S1 S2 S3 S4 （3）求状态方程

次态 n?1n?1 Q2Q1n?1Q0进位输出 Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 Y0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0

（4）驱动方程 （5）逻辑图（略）

[题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。

2

解：触发器的驱动方程

?J0?Q2??K0?1?J1?Q0??K1?Q0?J2?Q1Q0 ?K?1?2 触发器的状态方程

?Q0n?1?Q2Q0??n?1?Q1?Q1Q0?Q1Q0?n?1??Q2?Q2Q1Q0输出方程 Y?Q2 状态转换图如图A7.1所示

所以该电路的功能是：能自启动的五进制加法计数器。

[题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

解：驱动方程

J0?X?Q1J1?X?Q0K0?1K1?13

输出方程 状态方程

Z?(X?Q1)?Q0Q0n?1?J0Q0?K0Q0?(X?Q1)Q0Q1n?1?J1Q1?K1Q1?(X?Q0)?Q1 状态转换图如图 A7.3所示

功能：所以该电路是一个可控的3进制计数器。

[题7.5] 分析图P7.5时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

解：输出方程Y1?SQ2Q0,Y2?Q2QQ10

?J0?K0?1??驱动方程?J1?SQ2Q0???J2?Q1Q0求状态方程

K1?Q0K2?SQ1Q0

?Q0n?1?Q0??n?1?Q1?SQ1Q0?Q2Q1Q0?Q1Q0 ?n?1??Q2?SQ2Q1?Q2Q1Q0?Q2Q0得电路的状态转换表如表A7.5所示

表A7.5

4

输 入 S 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

画出电路的状态转换图如图A7.5所示

现 态 nQ0 Qn2 Q1 n次 态 ?|1n?1Q0 Qn2 Q1 n?1输 出 Y1 Y2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 0

图A7.5

逻辑功能：这是一个有两个循环的电路，S?0时实现八进制计数、Y2为进位输出，S?1时实现六进制计数、Y1为进位输出。当S?1时存在2个无效态110、111，但未形成循环，电路能自启动。

[题7.6] 试用JK触发器和门电路设计一个同步六进制加法计数器。

解：采用3个JK触发器，用状态000到101构成六进制计数器，设电路的输出为Y。根据题意可列电路状态转换表如表A7.6所示

现 态 状态转 换顺序 S0 S1

次态 n?1n?1 Q2Q1n?1Q0进位输出 Q2 Q1 Q0 0 0 0 0 0 1 Y0 0 0 0 1 0 1 0 5

74161的功能表如表8.2.2所示。

解：该计数器采用同步预置数法。LD?MQ2Q1Q0?MQ3Q1

M?0时：起始状态为0000，结束状态为1010，所以该计数器为十一进制加法计数器。

M?1时：起始状态为0000，结束状态为0111，所以该计数器为八进制加法计数器。 状态图略。

[题8.8] 设计一个可控进制的计数器，当输入控制变量A?1时为13进制计数器，A?0时为7进制计数器。标出计数器的输入端和进位输出端。

解：电路采用同步预置数法。LD?AQ3Q2?MQ2Q1 电路逻辑图如图A8.8所示

[题8.11] 试分析图P8.11计数器电路的分频比（即Y和CP的频率比）。74LS1610的功能表如表8.2.2所示。

11

解：两片计数器接成并行进位方式，其中

第1片74160计数，起始状态为0000，结束状态为1001，为十进制计数器。 第2片74160计数，起始状态为0110，结束状态为1001，为四进制计数器。 所以该计数电路的分频比

fY1 ?fCP40[题8.12] 试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。

解：计数的起始状态为00000000，结束状态为01111101，电路逻辑图如图A8.12所示

[题8.13] 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“11010010111”的序列信号。

解：根据题意电路可由计数器+组合输出电路两部分组成。 第一步：设计计数器

序列长度S?11，设计一个模11计数器，选用74LS161，设定有效状态为Q3Q2QQ 10=0101～1111。第二步：设计组合电路

L之间的关系如表A8.13所示。 设序列输出信号为L，则计数器的输出Q3Q2QQ10和序列

表A8.13

12

Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 L × × × × × 1 1 0 1 0 0 1 0 1 1 1 化简得组合逻辑电路表达式为：L?Q2Q1Q0?Q2Q1Q0?Q3QQ10?Q2Q1Q0 最后电路图如图A8.13所示（其中组合部分略）

[题8.14] 图P8.14是由同步十进制计数器74160和3线-8线译码器74LS138组成的电路。分析电路功能，画出74160的状态转换图和电路输出YiCP的波形图。

解：74160接成八进制计数器，计数状态从0000到0111，电路输出波形如图A8.14所示

13

CPQ0Q1Q2Y0Y1Y2Y3Y4Y5Y6Y7

[题8.15] 试设计一个具有控制端M的序列信号发生电路。当M分别为0和1时，在时钟CP作用下，电路输出端Y能分别周期性地输出1001 1010 和0011 0101的序列信号。用74LS161芯片和门电路实现。

解：第一步：设计计数器

序列长度S?8，则只用74LS161的Q2QQ100从000到111状态即可。 第二步：设计组合电路

M和序列Y之间的关系如表A8.15所示。 根据题意，计数器的输出Q2QQ10，控制端

表A8.15

M Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Y 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 1 化简得组合逻辑电路表达式为：Y?MQ1Q0?MQ2Q0?MQ2Q1?MQ2Q0?Q2QQ10

14

电路图略 一、 单项选择题

１．组合逻辑电路通常由____组和而成。

（a）记忆元件 （b）门电路 （c）计数器 （d）以上均正确 答案（b）

２．能实现算术加法运算的电路是____。

（a）与门 （b）或门 （c）异或门 （d）全加器

答案（d）注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的

是算术运算

３．N位二进制译码器的输出端共有____个。

（a）2n个 （b）2n个 （c）16个 （d）12个 答案（b）

４．3线-8线译码器74LS138，若使输出Y5?0，则对应的输入端A2A1A0应为____. （a）001 （b）100 （c）101 （d）110 答案（c）

5．要使3-8线译码器正常工作，使能控制端G、G2A、G2B的电平信号为____。

（a）011 （b）100 （c）000 （d）0101

答案（b）

二、试用３线－８线译码器74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被２整除时电路输出为１，否则为０。

答案：根据题意，写出真值表，如表R5.4所示。

表R5.4

AA2Y0 A B C Y A1BY1 0 0 0 0 A0CY2 0 0 1 0 Y3 0 1 0 1 Y&Y4 0 1 1 0 S1Y5\ 1 0 0 1 S2Y6Y7 1 0 1 0 S3 1 1 0 1 1 1 1 0

由表R5.4，得出，Y?ABC?ABC?ABC?m2?m4?m6由于74LS138的输出Yi为mi，因此令

A?A2,B?A1,C?A0，则得Y?m2?m4?m6?m2?m4?m6?Y2?Y4?Y6根据上式画出逻辑图，如图R5.3

所示。

四、用与非门实现４变量多数表决电路，即当４个变量中有３个或３个以上的变量为１时，输出为１。

答案：（１）四变量多数表决电路的真值表如表R5.6

15

2. 表示逻辑函数常用的方法有４种，它们是_真值表，___逻辑函数式___，__逻辑图___，___卡诺图___。

二、请完成下列题的进制转换

１．(1011001)2?( )10 ２．(16.6875)10?( )2 1. 89； 2. 10000.1011 [题1.11] 写出下列BCD码对应的十进制数。

（1）(010110010110)8421BCD （2）(01001000111)8421BCD 答: 596；247；2796 一、填空题1．十进制数315转换为二进制数为（ ）。 A．0001 1001 1001 B．0001 0011 1011 C．0100 1001 1101 D．0100 1001 0110

2．8421BCD码(01010010)转换为十进制数为( )。 A．38 B．82 C．52 D．28

3．有一个8位D/A转换器，设它的满度输出电压为25.5V，当输入数字量为11101101时，输出电压为（ ）。 A．12.5V B．12.7V C．23.7V D．25V

4．如果异步二进制计数器的触发器为10个，则计数状态有（ ）种。 A．20 B．200 C．1000 D．1024

5．一片存储容量为8K*4的只读存储器ROM芯片应该有（ ）条地址线。 A．10 B．11 C．2 D．13

6．对于四位二进制计数器，初始状态为0000，经过100个脉冲后进入（ ）状态。A．0100 B．00 01 C．0011 D．1000

7．下列说法正确的是( )。

A．双极型数字集成门电路是以场效应管为基本器件构成的集成电路；B．COMS集成门电路集成度高，但功耗较高；

C．TTL逻辑门电路是以晶体管为基本器件构成的集成电路； D．TTL逻辑门电路和COMS集成门电路不能混合使用。

8．一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1KHZ，经过（ ）可以转换为4位并行数据输出 。

A．8ms B．4ms C．2ms D．1ms

9．下列逻辑代数基本运算关系式中不正确的是（ ）。A．A+A=A B．A·A=A C．A+0=0 D．A+1=1 10．4分频电路是指计满（ ）个时钟脉冲CP后产生一个输出信号。 A．2 B．4 C．6 D．8

11．下列逻辑电路中为时序逻辑电路的是( )。

A.变量译码器 B.加法器C.数码寄存器D.数据选择器 12. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N

13. 有一个与非门构成的基本RS锁存器，欲使该锁存器保持原态即Q(n+1）=Qn

则输入信号应为（ ）。 A.S＝R＝0 B.S＝R＝1 C.S＝1，R＝0 D.S＝0，R＝1

26

14.逻辑表达式（A＋B）·（A＋C）＝（ ）。 A. AB＋AC B.A＋BC C. B＋AC D.C＋AB 15.设F?AB?CD则它的反函数是（ ）。

A.A?BC?D B.(A?B)(C?D) C.(A?B)(C?D) D.AB.CD 16.最小项ABCD的逻辑相邻项是（ ）。 A.ABCD B.ABCD C.ABCD D.ABCD

17.对于JK触发器，输入J＝0，K＝1，CP脉冲作用后，触发器的次态应为（ ）。 A.0 B.1 C.d D.不确定

18．一个T触发器，在T=0时，加上时钟脉冲，则触发器（ ）。 A．翻转 B．置1 C．保持原态 D．置0

19．比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是（ ）。 A．F=AB B．F?AB C．AB D．F=A⊙B

20．二输入端或非门，其输入端为A、B，输出端为Y，则其表达式Y= （ ）。 A．AB B．AB C．A?B D．A+B

1．构成组合逻辑电路的基本逻辑单元电路是（ ）。

2．体现A/D和D/A转换器的工作性能的技术指标，可采用（ ）和转换速度两个参数描述。 3．当七段显示译码器的输出为高电平有效时，应选用共（ ）极数码管。

4．触发器异步输入端为低电平有效时，如果异步输入端RD=1，SD=0，则触发器直接置成（ ）状态。

5．数字电路中，常用的脉冲波形产生电路是（ ）器。

6．几个集电极开路与非门（OC门）输出端直接相连，配加负载电阻后实现（ ）功能。 7．对于D/A转换器，其转换位数越多，转换精度会越 ( ) 。

8．若用二进制代码对48个字符进行编码，则至少需要 （ ）位二进制数。 9．一个逻辑函数，如果有n个变量，则有（ ）个最小项。 10．十六路数据选择器，其选择控制输入端有（ ）个。 三、分析计算题（共32分）

1．八选一数据选择器74LS151的真值表如下表，图为由八选一数据选择器构成的组合逻辑电路，图中a1a0、b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。（10分） F F Y Y S a1 A2 74LS151 a0 A1 b1 A0 D0 D1 D2 D3 D4 D5 D6 D7 b0 1

27

2．写出下图所示电路中各触发器的驱动方程、状态方程，画出其状态表、状态图、时序图，并且分析电路的功能。(16分) Q3Q2Q1Q01FF3Q1J&C11KRFF2Q1J&C11K&RFF1Q1J&C1Q∧FF01JC11KRCP计数脉冲CR清零脉冲

∧∧1KR

3．两相脉冲产生电路如下图所示，试画出在CP作用下?1、?2的波形，并说明?1、?2的相位差。设各

4．图示D/A转换器。已知R=20KΩ,Vref=20V；当某位数为0，开关接地，为1时，开关接

触发器的初始状态为0。

运放反相端。试求（1）V0的输出范围；(2)当D3D2D1D0=1110时，V0=？

R D0 D1 D2 D3 - vO

+

四、设计题

2R S0 2R S1 2R R S2 2R R S3 2R R ∧ Vref 1．举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为

28

运动员上举杠铃合格，才能认为成功。（1）要求列真值表用与非门电路设计该逻辑电路。（2） 用74LS138芯片配合适当的门电路设计该逻辑电路。

2．试利用四位同步二进制计数器74HCT161的清零计数功能设计一个24进制计数器。

3．试利用555定时器产生一个周期性的矩形脉冲信号，使其高低电平之比近似为7：3，振荡频率为1kHz，画出实现电路图，标明参数关系。 一、选择题 1 B 2 C 3 C 4 D 5 D 6 A 7 C 8 B 9 C 10 11 B C 12 13 14 15 16 17 18 19 20 B B B C A A C D C 二、填空题 1．逻辑门电路；2．转换精度； 3．阴；4．1；5．多谐振荡器；6．线与；7．高；8．6；9．2n；10．4 三、分析计算题

（10分）1．函数F表达式为：（4分） a0 b0 a1 b1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

F 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1

F??SmiDi?m0D0?m1D1?m2D2?m3D3?m4D4?m5D5i?07?m6D6?m7D7?b0a1a0b1?b0a1a0b1?b0a1a0b1?b0a1a0b1?b0a0a1b1?a1b1?b0a0a1b1?a1b1?a0?b0a1?b1????????函数真值表（4分）该电路可以实现两个二位二进制数是否相等的判定。（2分）

计数脉冲序号 Q3n Q2n Q1n Q0n Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 1 2 3 4 5 6 7 8 9

nJ1?Q3nQ0nK1?Q00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0

2．（1）驱动方程：（2分）J0?K0?1

nnJ?QQ021

nK2?Q1nQ0nnnnJ3?Q2Q1Q0K3?Q0n?1nnQ?JQ?KQ（2）将驱动方程带入JK触发器的特性方程， 得时序电路的状态方程：（4

分）

n?1n?1nnnnnnnnnnn Qn?1?QnQn?1?QnQnQn?QnQnQ?QQQ?QQQQ?Q2Q1Q0Q3n?Q0Q30013010121021023

（3）画出状态表，设初态为Q3Q2Q1Q0=0000，代入状态方程进行计算，得状态表（3分）

（4）画出状态图：（2分）（5）画出时序图：（4分） QQQQ3210

0000000100100011010029

1001100001110110010112345678910CPQ0Q1Q2

（6）由状态图和时序图可以看出，该电路是一个十进制加法计数器。 3．由图可得?1、?2的逻辑表达式

Q3?1?Q2,?2?Q1Q2?Q1Q2，?1、?2的波形如下图所示。由波形

图可知，?1超前?2一个CP周期。 4

．

解

：

（

1

）

Vv0??REFR203?D3D2D1D0??1?2?3?4?R??4?(Di2i)

222?2i?0?220?14??17.5V 24当D全为0时，V0为0；当D全为1时，V0为-9.375，V0的输出范围0~-18. 75V；（2）当D3D2D1D0=1110时，v0??四、设计题（共27分）

（12分）1．合格-1；不合格-0；成功-1；不成功-0

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 1 1 1 A B C

& & F & F?ABC?ABC?ABC?AB?AC?AB?AC

（8分）2．首先两片161级联（低位芯片的TC作为高

+5V G 1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 位芯片的计数使能信号），构成256进制计数器。从0000 A 状态开始计数，当输入第24个CP脉冲（上升沿）时， 输出电路图如下。输出Q7 Q6Q5 Q4 Q7 Q6Q5 Q4

B C 138 & F =00011000，同过与非门译码后，反馈给两个芯片的RD端一个清零信号，立即使Q7 Q6Q5 Q4 Q7 Q6Q5 Q4返回00000000状态，接着RD端的清零信号也随之消失，74HCT161重新从0000状态开始新的计数周期。这样就跳过了00011001~11111111八个状态，获得了24进制计数器。

30

1 1 ET LD A EP B VCCRC P2ET BC D LD A VCCRVCCRVCCRVCCRVCC1 VCCP2TC RP2EP RP2P2P2P274LS161CC RV VVCCRVCCRVCCRVCCRVCCRVCCRRCC1VCCP2RRRD P2DVP2P2P2P2P2P274LS161CCRDIS VVR+1CCCCVRCPRRRP2 RRROUTRRCCVCC D 1VCC1VCC1>CP RV1VCCRP2DP2VRRCCRDDISCCRDDRR1R1Q2A DDV+P2QQRDISQCCRRRRB C VDISDISDISR1RVRDISD +THVR555R+1VCCR1+11VCC+V1CCRD1VOUT>CPVDV+RVD P2OUTCCCCRROUTOUTOUTCCCCOUTCCRD2DRRDISRDDDCCVRRCC RP2+QQQDIS1V2QRRCCR+RRA B C VDISDISDISDISDIS222RDISD 2+THRCCP1QOUT555QCC++R+OUT11OUTP24 VDV+RP2THR2RRRDQROUTOUTOUTOUTCCCC555VVVTHTHOUTQ7 THVTHCO5 555555555P2555DIS6 D1RRRRCCVCCRCCRCC+TRV2RDISDISRRR2TH2222CCR2RCCP1OUT+DP2P2P2555P21RP1CRP1RP1RRP2VRTH Q3 THR555OUTDIS555VVVTHTHTHTHGNDVTHCOP1RP1CO555555555555CC555OUT2RR+1QRCCVCCCCRDCCRVTR2 RQQRRR22COCOCORP1ROUTCCCOCC1 0 RDISV0.01 ?FV1RVTHTRCCRP2DP21P2VP2VCCRP1555R2R+RTRTRTRTRRRRP1RCCRRCCCCDISTHTHP2& GNDRDP11P1RP1P1RP1COVOUT555555CCDRCOC+P2P2RRRGNDP2DISDISRDV+GNDGNDCOCOCOCOCOROUTCGNDCOTH VDIS0.01 ?F21GND11555CTRCCC1TRVVRP1VRTRTRTRTRTRCCVTRRRRRRCCCCCCR0.01 ?FOUTCC+120.01 ?F0.01 ?0.01 F?FR0.01 ?FDDDP1P1VOUTVVTHDCCGNDGNDCOR555ROUTP2CCC2RCCGNDCCRRRRR1GNDDISDISDISRDISTR+DISDVTHGNDGNDGNDCOCOCGNDRR+++2CCP2P111C2THRCCCC555C1VR0.01 ?FVVTRTRP2P2RRROUTOUTOUTCCCCR0.01 ?F1RROUTCC+RVCO0.01 ?F0.01 ?F0.01 ?F0.01 ?0555RDDDTHGNDDGNDRRP1555RCCRD1OUTCTRTHV1.431.43RVDISDISDIS55521R21V21DISR2GNDCCRRCCRCC+++COP1CC+DDIS0.01 ?1000FD2=4:3 RP123． R：R Df555 ????tphR:tpl?(R1?R2)C:R2TH?7:TH3TROUTOUTOUT+RROUTDIS1THTHGND555555555DISCO0.01 ?FDISRRR+P11RROUTRVTRP12?5552R23COR2RRROUTCC1tph+?tplTHR2CRDCOUT0.01 ?FOUT+GNDVCO112CTR121RRP1TRR2RRCOCCVCCVCCRRTRTHTHTHDISDRRTHP1GND5555555555552P12P1COCOTHCOR0.01 ?FC+DDDIS555GNDGND+0.01 DISDISTHTR?FTHTRCCGND555TH555P1CO+555TRTRCRP1TRRP1RP1OUTCORP1OUT0.01 ?F2R2OUTOUTRRR2COP10.01 ?FGNDCORP1GNDGNDGNDCOCOCO THTR2CRP1CRP1C555CVTRTRTRGNDcc COTH555C0.01 0.01 ?F?0.01 F?F0.01 ?FTRCOTHGNDTH555TRTR0.01 ?555FRP1TRCOGNDGNDGNDCCCCRGNDCRRR P10.01 0.01 ?F?0.0F1GNDCOGNDGNDP1P1C C4 C0.01 ?FTRTRCO 8 COCO0.01 ?F0.01 ?F0.01 ?FTRTRGNDGNDvO CCGNDGND0.01 ?F?F CC0.01 7 3 0NE555 R2

D TC 1 ??

vC C 6 2 1 5 0.1μF 波形图略

三、分析下图所示逻辑电路的最简与或逻辑表达式。（10分）

解：P1??A?B???C?D? P2?ABCD,P3?ABCD

F?P1P2P3??A?B???C?D??ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD

31

本文来源：https://www.bwwdw.com/article/phzt.html