运算放大器

摘 要

摘 要

运算放大器是模拟集成电路中最重要的，通用的单元模块，增益和单位增益带宽是衡量运算放大器性能优劣的两个最重要的指标，长期以来不断地提高运放的增益和单位增益带宽指标一直是高性能运放设计的努力方向之一。同时随着便携式应用和生物医学应用的发展，低电源电压，低功耗模拟和混合信号集成电路的需求也会增大，所以，低电压低功耗的运算放大器设计也是非常必要的

本文对衬底驱动MOSFET技术进行了研究和分析，对不同结构的放大器电路进行了对比，在此基础上设计了一个输入级为衬底驱动的高带宽高增益运算放大器电路。运放采用两级结构，输入级为衬底驱动的差动输入对结构，有效避开了阈值电压的限制。

电路基于SMIC 0.18μm CMOS工艺设计，在1.8V的电源电压下采用Cadence Spectre软件进行仿真，并完成多种工艺角下的AC特性仿真。最终测得直流开环增益为81.08dB，单位增益带宽42.14MHz，相位裕度PM=65.93°，输出电压范围为273mV~1.59V，功耗为864μW。

关键词：模拟集成电路 衬底驱动 跨导运算放大器 高带宽高增益

ABSTRACT

ABSTRACT

Operational amplifier is the most important and versatile unit module in Analog IC, gain and unity gain bandwidth are the two most important indicator of the operational amplifier, and for a long time continuing to improve gain and unity gain bandwidth has been one direction for high performance operational amplifier design. Simultaneously with the development of portable applications and biomedical applications, the demand for low supply voltage, low-power analog and mixed-signal integrated circuits will increase, so the low-voltage and low-power operational amplifier design is also very necessary.

This thesis has analysised the bulk-driven MOSFET technology, and compared some different amplifier circuits. Based on the above-mentioned analysis，we have designed a high-bandwidth high-gain op amp circuit with a bulk-driven input stage. The operational amplifier is implemented with two-stage structure, and the input stage is a bulk-driven differential pair, which can effectively avoid the limit of threshold voltage.

The amplifier is implemented in SMIC 0.18μm CMOS process, simulated by Cadence Spectre simulation software with 1.8V supply voltage. We have also completed the AC characteristics simulation under various process corners. The simulation results show that the DC open loop gain is 81.08dB，the unity gain bandwidth is 42.14MHz, the phase margin is 65.93°，the output voltage range is 273mV ~ 1.59V, and the power consumption is 864μW.

Key words: Analog IC bulk-driven OTA high-bandwidth high-gain

目 录 i

目 录

第一章 绪论 ..................................................................................................................... 1

1.1研究背景 .............................................................................................................. 1 1.2低电源电压模拟集成电路主要技术 .................................................................. 2

1.21 浮栅技术 .................................................................................................... 2 1.22 准浮栅技术 ................................................................................................ 2 1.23 衬底驱动技术 ............................................................................................ 2 1.3本文的主要工作和内容安排 .............................................................................. 3 第二章 衬底驱动技术的基本原理及特性分析 ............................................................ 5

2.1衬底驱动MOSFET的工作原理 ........................................................................ 5 2.2衬底驱动MOSFET小信号模型 ........................................................................ 8 2.3衬底驱动MOSFET差分对 ................................................................................ 9 2.4衬底驱动MOSFET的频率特性分析 .............................................................. 10 2.5衬底驱动MOSFET的噪声特性 ...................................................................... 11 2.6衬底驱动MOSFET的超低压运算放大器设计 .............................................. 13 2.7 本章小结 ........................................................................................................... 13 第三章 运算跨导放大器的设计与实现 ...................................................................... 15

3.1典型运算放大器概述 ........................................................................................ 15 3.2运放基本的参数性能 ........................................................................................ 16 3.3全差分运放的几种基本结构 ............................................................................ 18

3.31 套筒式共源共栅运放 .............................................................................. 19 3.32 折叠式共源共栅运放 .............................................................................. 20 3.33 两级运放结构 .......................................................................................... 21 3.4衬底驱动跨导运放的实现 ................................................................................ 23

3.41 电路结构 .................................................................................................. 24 3.42 小信号分析 .............................................................................................. 25 3.43 密勒补偿电容和调零电阻 ...................................................................... 27 3.44 运算放大器尺寸的确定 .......................................................................... 28

ii 目 录

3.45 偏置电路 .................................................................................................. 29 3.5 本章小结 ........................................................................................................... 30 第四章 电路的仿真分析 .............................................................................................. 31

4.1运算放大器的相频特性和幅频特性的仿真与分析 ........................................ 31 4.2 输出电压摆幅 ................................................................................................... 33 4.3 多种工艺角下的AC特性仿真 ....................................................................... 33 4.4 本章小结 ........................................................................................................... 34 第五章 总结与展望....................................................................................................... 35 致 谢 ............................................................................................. 错误！未定义书签。 参考文献 ......................................................................................................................... 36

第一章 绪论 1

第一章 绪论

1.1研究背景

上个世纪80年代初期，很多专家预言模拟集成电路即将消失[1]。当时，很多系统上用模拟电路形式来实现的功能很容易用数字的方法实现。所以，人们推测，全部的信号处理可以在数字领域内实现。但是，在人类生活的自然界中，很多信号属于模拟信号，所以人们对于模拟信号处理电路的需求一直有增无减。模拟集成电路在其设计和工艺技术的发展过程中，形成了具有自身特点的设计思想和工艺体系；在技术发展水平、产品种类等方面极大地地满足了信息化技术的需要；其应用已渗透到各个领域，在现代军、民用电子系统中，扮演了重要角色；在信息化的各种场合，都离不开高性能的模拟集成电路，模拟集成电路性能水平的高低常常决定着电子产品或系统的水平高低。

在20世纪60年代中期，人们发明了同时采用n型和p型晶体管组成的互补MOSFET（即CMOS），CMOS技术很快占领了数字市场。与其他晶体管相比，MOS器件的尺寸很容易按比例缩小，而且CMOS门没有静态功耗，并且需要的器件数较少。紧接着CMOS技术很快的运用到了模拟电路设计中。器件的尺寸不断缩小使得MOSFET的速度不断得以提高，以至于可以和双极器件的速度相比较。20世纪90年代以来，随着IC工艺尺寸的不断缩小，集成电路的性能不断提升，电路的功耗会成倍增加，如果没有很好的降温设备与之相匹配，那么电路工作的稳定性将受到挑战。电路功耗的减小将会成为大规模集成电路发展的一个主要课题。因此，很多集成电路设计公司把设计重点放到了降低电路功耗上面[2]。同时， CMOS工艺中最小尺寸的减小相应地需要集成电路中电源电压的降低。同时随着便携式应用和生物医学应用的发展，低电源电压，低功耗模拟和混合信号集成电路的需求也会增大。随着集成电路的发展，电池供电的电子设备的尺寸越来越小，运算的时间也越来越长。传统的运放要求电源电压至少和PMOS或NMOS晶体管阈值电压再加上必要的信号摆幅相等[3]。然而，未来标准CMOS工艺的阈值电压不会比深亚微米工艺有很大程度的下降，所以电路电源电压的降低将受到阈值电压的限制，使得模拟集成电路在低压下的应用变得十分困难[4]。

2 高带宽高增益衬底驱动跨导运算放大器

在不使用昂贵的低VT的晶体管的前提下下，许多关于低电源电压设计的技术已经发展起来，例如衬底驱动技术，浮栅技术，准浮栅技术和自级联技术等[5]。

1.2低电源电压模拟集成电路主要技术

1.21 浮栅技术

目前，浮栅MOS管广泛应用于存储器中，由于其阈值电压可调，也正逐渐被应用于低压模拟集成电路中。浮栅MOS管有两层栅：浮栅和控制栅，其中浮栅悬浮于两层介质之间，其上储存着电荷，由于SiO2介质有着良好的绝缘性能，所以这些电荷放电及其缓慢。浮栅的电压由控制栅通过电容耦合进行控制，通过改变控制栅的电压可以实现对阈值电压大小的调整，因此，浮栅技术成为低压设计的一种可选方法。但是，这种技术需要制作浮栅，工艺极为复杂，传统工艺下无法实现，造成了电路成本的提高[5]。另外，浮栅MOS管输出阻抗较低，只能实现低增益的电路结构，这些都限制了浮栅技术在低压下的应用[6]。 1.22 准浮栅技术

基于浮栅技术，Angulo等提出了准浮栅技术，准浮栅晶体管同浮栅晶体管的结构非常类似，所不同的是准浮栅NMOS（PMOS）晶体管通过一个阻值非常大的上（下）拉电阻直接把浮栅接到电源VDD（GND）上，从而解决了浮栅上的初始电荷问题。而且其工艺与标准CMOS兼容，因此，准浮栅技术也是实现低压模拟集成电路设计的一种有效方法[7]。 1.23 衬底驱动技术

衬底驱动技术可以与现有工艺兼容，将成为低压设计的一种很重要的方法[8]。在衬底驱动技术中，如果栅极偏置能够恰好使MOSFET导通，信号可以在加在MOSFET的衬底和源之间，并以此来调制漏到源的电流[9]。很明显，放大器的动态范围变大了，这是因为阈值电压与衬底没有关系，这就可以使放大器在低电压下工作[10]。这种技术受工艺影响较小，比如扩散深度和掺杂浓度。最大的优点是此时的MOS管体现了耗尽型特性，即允许在零或负的偏置电压下得到需要的直流电流，产生较大的输入共模范围。但是衬底驱动技术的主要问题是衬底跨导，

第一章 绪论 3

衬底跨导gmb小于栅跨导gm。跨导的不足会影响放大器的性能，例如单位增益带宽（GBW），开环增益，输入参考噪声等等[3]。

1.3本文的主要工作和内容安排

本文目的就是在通过文献调研，了解模拟IC技术的发展，对衬底驱动技术进行介绍与分析，分析运算放大器的各类指标参数，基于SMIC 0.18μm CMOS工艺，设计工作在1.8V电源电压下，直流开环增益不低于80dB，单位增益带宽不低于10MHz的高带宽高增益衬底驱动跨导运算放大器。

本文共分五章，每章内容如下：

第一章，绪论。介绍了课题的研究背景，国内外发展及研究现状，相关的技术解决方案，确定了课题研究的内容和目标，讲述了本文完成的主要工作。

第二章，介绍了衬底驱动技术的基本原理，衬底驱动MOSFET的特性分析。 第三章，介绍典型运放结构和主要性能指标，并且分析对比不同结构的运放实现电路，并且提出和分析本文设计的放大器电路。

第四章，本章结合第四章中提出的本文所设计的运放电路结构，基于SMIC 0.18um CMOS工艺，使用Cadence Spectre软件，在1.8V电源电压下对电路进行仿真验证，并且实现了不同工艺角下的AC特性仿真。

第五章，总结本文工作。

4 高带宽高增益衬底驱动跨导运算放大器

第二章 衬底驱动技术的基本原理及特性分析 5

第二章 衬底驱动技术的基本原理及特性分析

随着CMOS工艺的发展，晶体管的特征尺寸不断减小，一方面促使特征频率、集成度不断提高，另一方面使得击穿电压和可靠性不断降低，功耗不断增加。随着集成度的提高，功耗问题已经不只存在于可移动电子设备的设计中，集成电路的设计同样面临着功耗和散热问题。常规解决方法是降低工作电压。对移动便携设备的大量需求和CMOS工艺特征尺寸的不断减小，共同促使IC电源电压不断降低。目前，IC技术的发展趋势是标准CMOS工艺实现的数模混合电路的电源电压为1V甚至更低。但是由于亚阈值导通的影响，标准CMOS工艺中的阈值电压不会比深亚微米工艺的阈值电压有较大的下降，因此电路电源电压的降低将受到阈值电压的限制[11]。

解决这一限制的低压设计方法主要有浮栅技术和衬底驱动技术[12]。衬底驱动技术可以与现有工艺兼容，是低压设计的一种很重要的方法。在栅源之间加以足够大的固定电压(VGS)以在栅下形成导电沟道，而信号加在衬底端(即Bulk端)和源端之间，这样就避开了信号通路上阈值电压的限制，非常小的衬底端与源端电压(VBS)就可以用来调制沟道电流，因此，衬底驱动技术也非常适合于低压应用。但是，衬底驱动管有着跨导较小，等效输入噪声较大以及可用于衬底驱动的MOSFET与工艺有关等缺点。

2.1衬底驱动MOSFET的工作原理

传统的MOSFET通道的传导，漏电流会受到栅源电压的控制。衬源电压也会影响漏电流ID，通常是个寄生的影响，会引入不期望的退化信号路径。但是如果我们使偏移电压为常数，并且在衬底上加一个信号源，我们就会得到一个工作方式类似于类似JFET的衬底驱动MOSFET[13]。晶体管栅极下方的反型层是由有效栅源偏置电压决定，沟道电流可由体源结电势（VBS）调制。这一工作方式消除了栅驱动的MOSFET的阈值电压限制，只要体源pn结寄生的横向和垂直的BJT不完全开启，体源pn结无论是反偏，零偏还是轻微正偏，都可以作为一个高阻节点工作[3]。我们获得的JFET晶体管如图2.1所示。可以发现我们在信号路径上使用了gmb代替了gm，而前者要比后者小得多，而且输入电容是（Cbd+Cbs），而不

6 高带宽高增益衬底驱动跨导运算放大器

是（Cgs+Cgd）。

IbVoutVbVinM1IbVoutM1Vin

图2.1 衬底驱动MOSFET类似于JFET晶体管

衬底驱动技术只能用于有单阱的MOSFET，工作原理类似于结型场效应晶体管[14]。图2.2显示了p阱衬底驱动NMOS管的截面图，图2.2中NMOS管的栅源之间加有足够大的固定电压（VGS），以在栅下形成导电沟道，漏端按通常的方式连接，而信号加在衬底端（即Bulk端）和源端之间。当信号发生变化时，衬底端与沟道之间的耗尽层厚度将发生改变，进而改变沟道反型层的厚度，这样由源端流向漏端的电流将受到衬底端和源端间所加信号的控制。因此，衬底驱动MOSFET可以等效为一个衬底端作为输入端的结型场效应晶体管[15]。

图2.2 衬底驱动NMOS横截面

图2.2中同时标出了寄生的横向、纵向双极晶体管(QP、QV)，由于基极发射极间电压很小，因此流过这两个晶体管的电流可以忽略不计。衬底驱动MOSFET一般工作于强反型区，由于在衬底端与源端弱正偏情况下衬底漏电流非常小，因此衬底驱动技术可以用于衬底端和源端间弱正偏，零偏和反偏的情

12 高带宽高增益衬底驱动跨导运算放大器

而栅驱动下[20]

（2-17）

其中：k为玻尔兹曼常数；T为热力学温度；K’为工艺跨导参数，等于μ0COX；KF为闪烁噪声系数，约等于3×10-24V2F。

可见在衬底驱动下，式(2-16)两项的分母中都出现了η2项（η=gmb/gm<1）即衬底驱动下的等效输入沟道白噪声和闪烁噪声比栅驱动下增大了1/η2倍。由于第二项的分母中含有W×L项，而且低频下闪烁噪声为电路中的主要噪声，因此在应用衬底驱动技术时，最好选择大尺寸的MOS管以减小闪烁噪声；但是大尺寸MOS管的寄生电容较大，会导致频率特性变差，因此要综合考虑各方面因素合理选择MOS管的尺寸。

叉指状衬底驱动MOS结构中，由薄层电阻引起的输入等效均方根噪声电压为：

其中：N为叉指状MOS结构中栅的个数；Rbi为第i个栅沟道下的有效串联衬底电阻，Rgi为第i个栅的栅与金属间电阻。

式（2-18）中的二项分别描述了由阱与金属间、栅与金属间电阻所引起的白噪声。虽然栅电阻的噪声贡献(硅化物工艺下为5Ω/□，非硅化物工艺下为100Ω/□左右)，增大了η-2倍，但是前面的N-2系数却是个令人鼓舞的结果，它表明可以利用叉指MOS结构来降低栅电阻所产生的噪声影响。由于叉指结构可能增加阱电阻，而单个栅电阻之和却保持不变，因此设计器件的物理版图时应该多用阱接触，而且阱接触应该尽量接近每个栅，以最小化衬底端薄层电阻的噪声影响，这样可以实现对阱电阻(阱区薄层电阻率1000Ω/□)的噪声贡献最小化。

综上所述，衬底驱动MOS管的总输入等效均方根噪声电压为：

衬底驱动电路噪声优化的主要方法：电路设计中合理选择较大尺寸的衬底驱动MOS管；物理版图实现上采用叉指MOS结构、多用阱接触，并且接触应该尽量接近每个栅[16]。

v （2-18）

（2-19）

第二章 衬底驱动技术的基本原理及特性分析 13

2.6衬底驱动MOSFET的超低压运算放大器设计

衬底驱动技术消除了信号通路上阈值电压的限制，有效降低了模拟电路对电源电压的要求，可以实现较大的共模输入电压范围和较低功耗，是充分利用现有CMOS工艺实现低压模拟IC设计的一种重要方法。利用衬底驱动技术设计实现的超低压运算放大器，结构简单，便于实现，在1.8V的电源电压下可以得到很大的电压输出范围和非常低的功耗[12]。在衬底驱动中，MOS管工作在耗尽模式下，不受阈值电压的限制，共模输入范围较大，而且在极低的电源电压下工作时，很难发生闩锁效应。因此在设计低电压低功耗运算放大器时经常会采用衬底驱动技术。

2.7 本章小结

本章首先基于衬底驱动技术的MOS管大信号和小信号模型，对衬底驱动MOSFET的基本工作原理进行了分析，同时介绍了衬底驱动MOSFET在差分对中的具体应用，并对其优缺点进行了具体分析，接下来对衬底驱动MOSFET的频率特性与噪声特性进行了分析和讨论，说明了衬底驱动技术适用于超低压运算放大器的设计，为下面章节的运算放大器的设计奠定了理论基础。

14 高带宽高增益衬底驱动跨导运算放大器

第三章 运算跨导放大器的设计与实现 15

第三章 运算跨导放大器的设计与实现

跨导运算放大器是一种通用性很强的标准器件，应用非常广泛，主要用途可以分为两方面。一方面，在多种线性和非线性模拟电路和系统中进行信号运算和处理；另一方面，在电压模式信号系统和电流模式信号系统之间作为接口电路，将待处理的电压信号变换为电流信号，再送入电流模式系统进行处理。运算跨导放大器现在被普遍称为“运放”，其中“无缓冲放大器”表示高输出电阻（运算放大器或者OTAs），而“缓冲放大器”表示低输出电阻放大器（电压运算放大器）

[21]

。

3.1典型运算放大器概述

运算放大器是模拟电路设计中最重要的、用途最广泛的部件之一[1]，多数CMOS运算放大器采用两级或多级增益。图3.1是常用的两级运算放大器的结构框图。

补偿电路 + - 差分跨导级 高增益级 输出缓冲级 偏置电路

图3.1 常用两级运算放大器结构框图

运算放大器的输入级通常采用差分输入，利用差分输入的对称性，可以改善噪声、失调性能，提高整个电路的共模抑制比。第二级为高增益级，这一级的主要工作是提高电压的增益。通常该级为一反相器，完成差分输入级由差分输入至单端输出的转换。第二级后增加一级缓冲级，该缓冲级一般由推挽放大器或源极跟随器组成，它能使电路的输出电阻变小，使输出信号摆幅增大。偏置电路能够为电路中的每个器件提供合适的静态工作点。补偿电路的作用就是保持整个电路工作稳定[22]。

16 高带宽高增益衬底驱动跨导运算放大器

+V1++V2Vo---

图3.2 电压控制电压源符号

理论上说,运放的差模电压增益为无限大，输入电阻也是无限大，输出为零，但实际的运放的性能只能接近这些值。在大多数采用无缓冲CMOS运放的实例中，开环增益达5000多就足够大了。图3.2是运放的符号，在非理想的情况下，输出电压为Vo=AV(V1-V2)。其中AV是开环差模电压增益，V1和V2分别为加到同相端和反相端的输入电压。

3.2运放基本的参数性能

1.增益

运放的开环增益（Gain）确定了使用运放的反馈系统的精度，根据应用所要求的增益可以有四个数量级的变化，增益越大，精度越高。而且高的开环增益可以抑制电路的非线性。 2.相位裕度

相位裕度（Phase Margin，PM）定义为在回路增益等于0dB时，反馈信号总的相位偏移与-180°的差，是表征运放稳定性能的重要参数。使环路增益的幅值等于1和使环路增益的相位等于-180°的两个频率分别称为“增益交点”和“相位交点”，在多极点系统中，“增益交点”和“相位交点”的间距越大，同时保持“增益交点”小于“相位交点”，则反馈系统越稳定。由于反馈系统的阶跃响应应会出现小的减幅震荡，大的相位裕度可以提供快速稳定的阶跃响应，对于更大的相位裕度，系统更加稳定，但时间响应减慢了。因此，相位裕度等于60°时，

第三章 运算跨导放大器的设计与实现 17

通常被认为是最合适的数值[22]。 3.单位增益带宽

单位增益带宽(Unity Gain Bandwidth)是反映运放高频性能的一个很重要的性能参数。运放的开环增益随着工作频率的增加开始下降，当运放的增益下降为1(即0dB)时，所对应的工作频率称为运放的单位增益带宽。由于运放的开环增益下降会导致反馈系统的误差升高，因而单位增益带宽越高的运放，其高频性能越好。 4.输出摆幅

输出摆幅也是运放设计中的一个比较重要的参数。通常使用运放的多数系统都要求运放有大的输出电压摆幅，从而能够适应范围较大的信号值，在这种情况下，输出摆幅较大的全差分结构就不失为一种理想的选择。 5.线性

开环运放有很大的非线性，例如MOS晶体管的漏电流ID与输入电压之间呈现一种非线性关系，电路的非线性特性可以看成是斜率以及小信号增益随输入电平的变化。对于输入端一个给定增量的变化，在输出端产生依赖于输入端直流电平的不同的增量变化。非线性问题可以通过两种办法解决：采用全差动实现方式以抑制偶次项谐波；提供足够高的开环增益使闭环反馈系统达到所要求的线性

[1]

。

6.噪声与失调

运放的输入噪声和失调确定了能被合理处理的最小信号电平，在常用的运放电路中，许多器件由于必须用大的尺寸或大的偏置电流，所以都会引起噪声和失调。 7.电源抑制

运放常常在混合信号系统中使用，并且有时连接到有噪声的数字电源线上，

18 高带宽高增益衬底驱动跨导运算放大器

因此，在有电源噪声时，尤其是在噪声频率增加时，运放的性能是非常重要的，所以一般全差分运放更受欢迎。 8.转换速率

转换速率（SR）定义为在给定的时间内输出电压的最大变化，转换速率是运算放大器的大信号特性，表现了系统对大输入信号的处理能力，由运放所能提供的电流对主要电容的充放电时间决定。 9.静态功耗

超低电压设计的一个主要目的就是为了实现低功耗，静态功耗这一参数决定了电路在空载时的功耗，它等于电源电压与运放各个支路上静态电流和的乘积。因此，超低压、超低功耗集成电路越来越受到人们的重视。

如今，在设计运算放大器的过程中，从一开始就要考虑每个参数之间的制约关系并且对这些参数之间的制约关系要折衷考虑。模拟集成电路设计八边形法则如图3.3所示[1]。

输入/输出 阻抗 功耗 噪声 线性 增益 电源电压 速率

图3.3 模拟电路设计的八边形法则

电压摆幅 3.3全差分运放的几种基本结构

第三章 运算跨导放大器的设计与实现 19

3.31 套筒式共源共栅运放

VDDM7XM5M6M8VDDVb3M7M8Vb2M5VoutM6VbVoutM3M1M4M2Vb1M3M1M4M2VinISSVinISS

（a） （b）

图3.4套筒式共源共栅运放

图3.4（a）和（b）分别表示了单端输出和差动输出的电路，M1、M2为N型差分输入对管，M3、M4为输入的折叠共源共栅管，M5~M8形成共源共栅有源负载。双端输出时，根据图3.4（b），得出其等效输出电阻为：

这些电路的增益，其数量级为：

运放主极点为：

（3-2）

（3-1）

次主极点为：

（3-3）

其中CL1为M3或M4的源极节点寄生电容。

（3-4）

20 高带宽高增益衬底驱动跨导运算放大器

由此就可以得出此运放结构的增益带宽积为：

（3-5）

套筒式运放的输出摆幅被相对减小了，在图3.4（b）的全差动电路中，其输出摆幅为：

（3-6）

这里的VODj表示Mj的过驱动电压，VCSS为电流源两端的电压。

该电路结构的优点是：频率特性好，因为它的次主极点为gm3/CL1，其值较大，从而带宽更宽、速度更快；在所有结构中功耗最低，因为这种结构只有两条电流支路。缺点：共模输入范围及输出摆幅太小，不适于低压工作。 3.32 折叠式共源共栅运放

套筒式共源共栅运放的缺点是较小的输出摆幅和很难使输出与输入短路，为

了减小这些不利因素可以采用一种“折叠式共源共栅运放”运放，图3.5给出了折叠式共源共栅运放的一种结构。M1、M2是输入驱动管，M3、M4形成折叠共源共栅管，M5、M6为电流源，M7~M10为有源负载。

M1Vin图3.5 以共源共栅PMOS为负载的折叠共源共栅运放

VGswVDDM9M10Vb3ISSM7M8Vb2M2VoutVb1M3M4XYVb4M5M6

第三章 运算跨导放大器的设计与实现 21

如果适当选取Vb1和Vb2，输出摆幅的低端为： 高端为：

（3-8）

（3-7）

因此，运放每一边的两峰值之间的摆幅等于:

对比之后可以发现折叠式的输出摆幅比套筒式的更大。

运放的主极点为：

非主极点为：

其中，CL1为M3的源极节点寄生电容，CL2为M7的源极节点寄生电容。又因为电路有一个近似ωp3的零点，则ωp3的作用就会被抵消了。

而图3.5给出的折叠式共源共栅运放的低频小信号增益为

其中输出电阻为：

对于相类似的器件尺寸和偏置电流，PMOS输入差动对管比NMOS输入差动对管表现出较低的跨导。而且rO1与rO5并联，特别是由于M5流过了输入器件和

共源共栅支路的两股电流减小了输出阻抗，所以式（3-12）的增益是类似的套筒式共源共栅运放的增益的1/3到1/2倍。

折叠式共源共栅运放的优点主要有：频率特性和套筒式共源共栅的相近，这是因为它的次主极点和套筒式的共源共栅的相近；折叠式共源共栅的输出摆幅比套筒式共源共栅的更大。缺点：有四条电流支路，功耗大于套筒结构。 3.33 两级运放结构

VOVDD

（3-9）

（3-10）

（3-11）

（3-12）

（3-13）

22 高带宽高增益衬底驱动跨导运算放大器

在一些应用中，共源共栅运放提供的增益和（或）输出摆幅均不满足要求。例如，助听器中的运放必须在0.9V的低电源电压下工作而单端输出的摆幅达到0.5V。为此，我们需要使用两级运放，第一级提供高增益，第二级提供大的摆幅，如图3.6所示。与共源共栅运放相反，两级结构把增益和摆幅的要求分开处理。

Vin 图3.6 两级运放

第一级 第二级 高增益 高增益大摆幅 大摆幅 Vout 图3.7为经典的无补偿两级全差分运放的电路结构，它由两级放大器组成，NMOS管M1、M2组成差分输入对管，M3、M4为其有源负载，ISS作为尾电流源。运放的输出级为PMOS管M5、M6和NMOS管M7、M8组成的有源负载共源放大器，M7、M8有源负载。第一级将差模输入电压转换为差模电流。这个差模电流作用在负载M3和M4上恢复成差模电压。第二级将输入电压转换成电流。这只管子用电流漏作为负载，在输出端将电流转换为电压。

VDDM3M5VbM4M6M1VinVout1VbM7VoutM2Vout2ISSM8图3.7 两级全差分运放电路

图3.7所示运放的半边电路简化二阶小信号等效电路图如图3.8所示。其中，R1、R2是分别从第一、二级的输出端看到的与地之间的电阻，C1、C2分别是从第一、二级输出端看到的与地之间的电容，gm1、gm2分别为第一、二级的等效跨导。与图3.7相对应，R1=1/（gds2+gds4），R2=1/（gds6+gds8），gm2=gm7。

第三章 运算跨导放大器的设计与实现 23

其中第一、第二级的增益分别为

因此，总的增益跟一个共源共栅运放差不多：

（3-16）

（3-14） （3-15）

在图3.8所示的无补偿运放的二阶模型中，两个输出节点所对应的极点为：

其中，一般在负载较大的情况下，主极点为ωp2，典型情况下，这些极点的频率

很高且离的很近，根据波特图的作图规则可知，具有这种极点分布的系统其相位裕度远小于45°，因而这种运放在闭环电路中使用时必须进行补偿。

该运放的差分输出摆幅为Vout1和Vout2的摆幅等于

其中VDD是电源电压，VODj是指晶体管Mj的过驱动电压。显然它的输出摆幅在

各种全差分运放结构中最大。从上可知该运放的显著优点是增益高、摆幅大；缺点是频率特性差、需要补偿、功耗大。

图3.8 运放半边电路的二阶小信号等效电路

3.4衬底驱动跨导运放的实现

AVA（3-18）

（3-17）

24 高带宽高增益衬底驱动跨导运算放大器

3.41 电路结构

为了更好地了解这些运放的特点和优势，我们通过表3.1给出了各自性能的对比：

表3.1 各种不同运放结构的性能比较[1]

套筒式共源共栅 折叠式共源共栅

两级运放 增益 中 中 高 输出摆幅 中 中 高

速度 高 高 低 功耗 低 中 中 噪声 低 中 低 折叠式共源共栅运放与套筒式结构相比，输出电压摆幅较大些。这个优点是以较大的功耗、较低的电压增益、较低的极点频率以及较高的噪声为代价得到的。尽管如此，折叠式的共源共栅运放比套筒式的结构得到更加广泛的应用。因为输入和输出可以短接，而且输入共模电平更容易选取[1]。故折叠式共源共栅运放结构能够更好地符合设计高带宽高增益运放性能的要求。因而综合折叠式共源共栅电路的和两级运放结构的特点，本文决定采用第一级为衬底输入折叠式共源共栅结构的的两级运放结构，从而达到比较大的直流开环增益和单位增益带宽，如图3.9所示是整个放大器晶体管级的电路实现。

本文采用了两级放大器结构，第一级为折叠式共源共栅结构，第二级为简单的共源结构，M1和M2是差分输入管，M14是输入管尾电流源，M9、M10是电流源，M7、M8形成折叠共源共栅管，M3~M6为有源负载，M11为共源级的输入管，M12和M13作为共源级的有源负载，运放输入级为衬底驱动，消除了信号通路上阈值电压的限制，有效降低了模拟电路对电源电压的要求。

第三章 运算跨导放大器的设计与实现 25

VDDVB1M14M1VinCCVB3M7M8M12RZM2VB2M5M6M3M4M11VB4M9M10M13CL图3.9 完整放大器的晶体管级电路

分别计算第一级和第二级的增益我们可以得出：

（3-19） （3-20）

所以总的低频增益就等于AV1×AV2，其中gmb1为M1管的衬底驱动跨导，gm7、gm5和gm11分别为晶体管M7、M5和M11的跨导，rO1、3、5、7、9、11、12、13分别为晶体管M1、3、5、7、9、11、12、13的等效输出电阻。 3.42 小信号分析

放大器的低频小信号电路模型如图3.10所示，R1和R2分别为从第一级和第二级的输出端看进去的对地电阻，C1为从第一级的输出端看进去的对地电容，CL为放大器的负载电容，CC是两级放大器之间的密勒补偿电容，RZ为调零电阻。加了密勒补偿电容CC将会出现两个结果：第一，与R1并联的有效电容大约增加到gm2R2CC。结果是使将主极点向原点移动。第二，由于负反馈降低了第二级的输出电阻，输出极点向远离原点的方向移动。

26 高带宽高增益衬底驱动跨导运算放大器

+Vin-图3.10 两级运算放大器的二阶小信号电路

+gmb1VinR1C1gm2VO1R2CLVout-根据小信号等效电路，总的传输函数为：

其中：

（3-21）

（3-22）

（3-23） （3-24） （3-25）

在这里，gm2就等于图3.9中M11晶体管的跨导，于是我们可以算出电路的极点为：

因为CL远大于C1，式（3-27）可以近似等于：

还有一个零点位于右半平面，等于：

又因为从图3.10中可以得到放大器的小信号增益等于：

ab?

（3-26）

（3-27）

（3-28）

（3-29）

（3-30）

VO1CCRZ

第三章 运算跨导放大器的设计与实现 27

（3-31）

增益带宽积GBW就等于小信号增益与-3dB带宽即主极点频率的乘积，可以表示为：

3.43 密勒补偿电容和调零电阻

因为补偿的目的是使相位裕度大于45°。可以证明，在不加调零电阻时，如

果零点至少在10GBW以外，为达到45°相位裕度，第二极点必须至少在1.22GBW以外。为了得到60°的相位裕度，第二极点必须高于2.2倍的GBW。

假设要求60°的相位裕度，以下关系适用[21]：

其中，不等式的左边一项为不加调零电阻时电路的零点。

因此 而且

合并式（3-34）和（3-35）得到以下要求：

CL是负载电容，在本文的设计中，我们规定CL取2pF，根据式（3-36），CC≥440fF，我们取700fF。

从传输函数中可以看出，在设计过程中出现了不希望且不能被忽略的RHP零点，由于各极点在左平面，在右平面的一个零点贡献更大的相移，因此会导致相位交点向原点移动。这个零点减缓了幅值的下降，因而是增益交点外推，更远

AV（3-32） （3-33） （3-34） （3-35） （3-36）

离原点。结果，大大降低了系统的稳定性。此时，必须采用调零电阻补偿的方法。于是我们在密勒补偿电容旁边增加一个与之串联的电阻Rz，从而改善零点的频

28 高带宽高增益衬底驱动跨导运算放大器

率。由式（3-30）可知，如果RZ≥gm2-1，则ωZ≤0.尽管RZ= gm2-1似乎是很自然的选择，但实际上，我们可以把零点移到左半平面，以便消除第一个非主极点。结果，与输出负载电容有关的极点抵消了。为了得到这个结果，必须满足下面的条件：

可以得到RZ的值为：

（3-37）

（3-38）

所以，在两级运放电路中用调零电阻可以收到很好的效果。即使有大的负载电容，运算放大器仍然可以具有很好的稳定性。唯一的缺点是补偿后输出极点ωp2不能改变.

3.44 运算放大器尺寸的确定

在电路结构确定以后，就要通过设计指标和电路结构来计算电路中晶体管的尺寸大小，这一步是非常重要的，它能够大大节约电路的调试时间。即使计算的器件尺寸不是非常标准，但是也能够在进行模拟仿真时，提供重要的参考价值。

前面已经计算出密勒补偿电容的取值，我们取CC=700fF，考虑到功耗，尾电流管M14的电流取68μA。

因为增益带宽积GBW大于等于10MHz，我们取45MHz，可以求出输入级跨导为：

（3-39）

根据衬底跨导与栅跨导的关系，我们取系数η=0.3，于是gm1=666μS，我们取700μS。

又知道了流经M1和M2的电流，所以M1和M2的宽长比就可以计算出来：

（3-40）

在电路中，利用晶体管M14作为电路的尾电流源，给它的过驱动电压分配为200mV，所以：

（3-41）

第三章 运算跨导放大器的设计与实现 29

在计算输出级宽长比时，我们可以根据式（3-34）的60°相位裕度关系，再结合饱和区公式可得：

（3-42）

用2mS代替gm，用200mV代替VDS，可得到宽长比为156。

M9、M10作为电流源，M7、M8形成折叠共源共栅管，其他的管子做为有源

负载，给定过驱动电压为200mV，尺寸是在保证电路稳定工作和小信号增益达到标准的前提下完成的。但这只是理论值，在计算的过程中，忽略了NMOS管和

PMOS管的μn与μp以及栅源电容的差异。所以还需要在电路模拟软件中去实践调试。 3.45 偏置电路

模拟电路设计的一个很重要的部分就是偏置电路，偏置电路的目的是为了确定晶体管的合适直流静态工作点。确定了合适的直流静态工作点后就可以确立稳定的、可以预测的DC漏电流，以确保输入信号工作在饱和区。偏置电路是形成

运放的基础，它给各种电路例如差分输入级、增益级以及输出级等提供精确地偏置，以使其正常稳定的工作。放大器的偏置电路一般采用电流镜来实现，其中电流镜的类型主要有基本电流镜、共源共栅电流镜、威尔逊电流镜、改进的威尔逊电流镜和电压减少的共源共栅电流镜。对于本文所设计的运放，它的偏置电路如图3.11所示

W30 高带宽高增益衬底驱动跨导运算放大器

图3.11 运放的偏置电路部分

3.5 本章小结

本章首先介绍了典型放大器的构成及其主要的性能参数，同时介绍了几种不同的全差分运算放大器，并且对其具体电路的典型指标进行了分析比较，然后基于对不同运放结构的性能分析，确定本文所设计运放电路的具体电路结构，并且对其小信号电路进行了分析，在给定负载的情况下分析了电路的补偿机制，并且根据具体的设计指标，对具体器件的尺寸进行了初步的计算。由于需要不同工艺角的仿真，所以我们同时也对运放的偏置电路进行了搭建。

第四章 电路的仿真分析 31

第四章 电路的仿真分析

在对电路进行了理论分析的基础上，必须用电路设计仿真软件对其进行反复的验证和调试，最终让电路的性能达到最佳状态。本文基于SMIC 0.18μm CMOS工艺，采用Cadence Spectre电路仿真软件对本文设计的运算放大器的性能指标进行仿真，其中本次仿真采用的电源电压为1.8V。

通过软件的模拟与调试，运算放大器的器件参数见表4.1。

表4.1 衬底驱动跨导运算放大器的器件参数

器件 M1 M2 M3 M4 M5 M6 M7 M8 M9 M10 M11 M12

参数 100μm /0.18μm 15μm /0.5μm 45μm /0.3μm 3.375μm /0.3μm 4.5μm /0.4μm 78μm /0.5μm 16.875μm /0.3μm

器件 M13 M14 CC RZ CL VDD

参数 11.25μm /0.5μm 13.005μm /0.3μm

700fF 1.5kΩ 2pF 1.8V

4.1运算放大器的相频特性和幅频特性的仿真与分析

通过相频特性和幅频特性曲线，我们可以看出运算放大器的单位增益带宽，相位裕度，和开环电压增益。

运算放大器工作在高频时段时，开环增益要随着电路的工作频率发生变化。带宽是指开环差模电压增益下降3dB时所对应的频率，用来描述放大器能够稳定工作的频率范围。

在运算放大器的输入端输入差分信号，对其进行交流小信号仿真，电源电压为1.8V，输入共模电压为900mV，仿真结果如图4.1所示。

32 高带宽高增益衬底驱动跨导运算放大器

图4.1 运算放大器的相频特性和幅频特性曲线

图4.2 软件仿真结果

第四章 电路的仿真分析 33

我们利用Cadence Spectre软件的Calculator工具可以直接计算出增益带宽积GBW，相位裕度PM和低频增益，结果如图4.2所示。

仿真结果显示，在驱动大小为2pF的负载电容时，运放可以达到增益带宽积GBW=46.2MHz，直流开环增益为98.2dB，相位裕度PM=66.8°，功耗为864μW，可见运放具有较好的性能。

4.2 输出电压摆幅

图4.3为运放输出电压范围仿真结果，可以看出，在电源电压1.8V、共模输入电压为900mV，负载电容为2pF时，输出电压范围等于273mV~1.59V，输出电压摆幅为1.317V。

图4.3 运放的输出电压范围

4.3 多种工艺角下的AC特性仿真

为了更好地了解电路的性能，本文仿真了该电路在多种工艺角下的AC特性，结果如图4.4所示。

34 高带宽高增益衬底驱动跨导运算放大器

图4.4 不同工艺角的AC特性仿真结果

从图4.4中我们可以得出，本文设计的电路，增益带宽积GBW在工艺角ff下最大，为46.6MHz，在工艺角fnsp下最小，等于42.14MHz；在工艺角ss下低频增益最大，等于99.19dB，fnsp下最小，等于81.08dB；相位裕度PM在工艺角snfp下最大，等于68.33°，在工艺角ss下最小，等于65.93°。

4.4 本章小结

本章主要基于SMIC 0.18μm CMOS工艺，在1.8V电源电压下采用电路仿真软件Cadence Spectre对所设计的基于衬底驱动的运算放大器进行了仿真验证。验证结果表明，各项指标参数均达到了设计前的要求标准。

表4.2 运算放大器的设计指标仿真结果

参数 电源电压 直流开环增益 单位增益带宽 相位裕度 输入电压范围 输出电压范围 功耗 仿真前参数 1.8V >80dB 45MHz 60° -- -- -- 仿真后参数 1.8V 81.08dB 42.14MHz 65.93° 0~1.8V 273mV~1.59V 864μW 第五章 总结与展望 35

第五章 总结与展望

本文首先介绍了低电源电压模拟集成电路技术的发展以及面临的挑战，介绍了低压应用的一些主要技术。根据相应地技术特点和设计要求，本文选择衬底驱动MOSFET技术作为此次放大器设计的主要技术。

本文对衬底端作为信号输入端的衬底驱动MOS技术的工作原理进行了介绍和分析，同时建立了小信号模型，并且对频率特性和噪声特性都进行了分析，并且将传统的栅驱动MOSFET差分对与衬底驱动的MOSFET差分对作了对比与分析。

运算放大器作为模拟集成电路系统和混合信号系统中最重要的部分之一，同时也是应用最为广泛的单元之一，其设计的方法成为模拟电路设计的关键之一。在对不同结构的运算放大器的特性进行了对比和分析之后，决定采用衬底驱动输入级的两级结构来实现本文所设计的运放电路。在对设计指标进行分析之后，据此对器件参数和尺寸进行了计算，之后基于SMIC 0.18μm CMOS工艺对放大器进行了具体设计和计算机软件的仿真分析，并且完成多种工艺角下的AC特性仿真，经过不断地调试，测得：直流开环增益为81.08dB，单位增益带宽42.14MHz，相位裕度PM=65.93°，功耗为864μW。同时实现轨对轨的输入电压范围，输出电压范围为273mV~1.59V，均满足了高带宽高增益的设计要求。

由于时间和条件有限，本文设计的电路都没有进行流片验证。虽然仿真结果表明电路的性能都还满足指标，但真正流片后的性能有待实验验证。因而，如果条件允许的话，希望以后能够对本文设计的电路进行流片验证，以期总结得失，进一步改进设计，提高电路性能。

36 高带宽高增益衬底驱动跨导运算放大器

参考文献

[1] 毕查德·拉扎维.模拟CMOS集成电路设计.西安：西安交通大学出版社，2003.41. [2] 叶·塞米尔.低压低功耗全摆幅CMOS/BiCMOS超大规模集成电路.北京：电子工业出版社，

2003.

[3] Liang Zuo,Syed K.Islam. Low-Voltage Bulk-Driven Operational Amplifier with Improved

Transconductance.IEEE Transactions On Circuits and Systems, 2013, August, 60(8). 2084. [4] Jonathan Rosenfeld, Mucahit Kozak, and Eby G. Friedman. A 0.8 Volt High Performance OTA

Using Bulk-Driven MOSFETs for Low Power Mixed-Signal SOCs. Porland: IEEE International System-On-Chip(SOC) Conference, 2003, 35(1). 245-246.

[5] Fabian Khateb, Nabhan Khatib, and Pipat Prommee. Ultra-low voltage tunable transconductor

based on bulk-driven quasi-floating-gate technique. Journal of Circuits, Systems,and Computers, 2013, 22(8). 1350073-2.

[6] 尹韬，朱樟明，杨银堂.衬底驱动MOSFET特性分析及超低压运算放大器设计.半导体学

报，2005, 26(1). 158-159.

[7] 张海军，朱樟明，杨银堂.一种基于衬底驱动技术的0.8V高性能CMOS OTA.电子器件，

2006, 29(2). 344.

[8] Hassan Khameh, Ossein Shamsi. On the design of a low-voltage two-stage OTA using

bulk-driven and positive feedback techniques. International Journal of Electronics, 2012, 99(9). 1309-1312.

[9] Soolmaz Abbasalizadeh, Samad Sheikhaei,and Behjat Forouzandeh. A 0.9V Supply OTA in

0.18μm CMOS Technology and Its Application in Realizing a Tunable Low-Pass Gm-C Filter for Wireless Sensor Networks. Circuits and Systems, 2013, 04(01). 34-35.

[10] R. Rezaei, A. Ahmadpour, M. N. Moghaddasi.A 0.4V Bulk-Driven Amplifier for Low-Pass

Data Converter Applications. Circuits and Systems , 2013, 04(01). 106-107.

[11] Manju Sandhu, Manju Bala. Design of Low Voltage Low Power Operational Amplifier. 2012

Second International Conference on Advanced Computing & Communication Technologies, 2012, Jan. 368-370.

[12] Lasanen K, Ruotasalainen E R, Kostamovaara J. A 1-V 5μW CMOS opamp with bulk-driven

input transistors. Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems, 2000, Aug, 3. 1038.

[13] Arash Ahmadpour, Pooya Torkzadeh.An Enhanced Bulk-Driven Folded-Cascode Amplifier in

0.18 μm CMOS Technology. Circuits and Systems, 2012, 03(02). 187-188

[14] J.Rosenfeld, M.Kozak, E.G.Friedman.A bulk-driven CMOS OTA with 68dB DC gain.

Proceedings of the 2004 11th IEEE International Conference on Electronics, Circuits and Systems, 2004, Dec. 5-8

参考文献 37

[15] 柳美莲.基于EKV衬底驱动MOSFETs的超低功耗运算跨导放大器设计.中国科学院研究

生院硕士学位论文，2006

[16] 朱冬勇.基于衬底驱动技术的超低压、超低功耗CMOS模拟集成电路设计.西安电子科技

大学硕士学位论文，2008

[17 ]Paul R. Gray, Paul J. Hurst,Stephen H.模拟集成电路的分析与设计.北京：高等教育出版社，

2003

[18] Jan M. Rabaey. Digital Integrated Circuits:A design Perspective.北京：清华大学出版社，2004 [19] B. J. Blalock, P. E. Allen, and G. A. Rincon-Mora. Design I-V op amps using standard CMOS

technology. IEEE Trans, Circuits and Systems : Analog and Digital Signal Processing, 1998, July, 45(7). 769-780

[20] Arvind Kumar and Sandip Tiwari. A Power-Performance Adaptive Low Voltage Analog

Circuit Design Using Independengly Controlled Double Gate CMOS Technology. Proceedings of the 2004 International Symposium on Circuits and Systems, 2004, May, Vol.1. 197-200 [21] Phillip E. Allen, Douglas R. Holberg. CMOS模拟集成电路设计.北京：电子工业出版社，

2011. 198

[22] 张玉波.基于衬底驱动的低压低功耗轨至轨CMOS运算放大器设计.河北大学硕士学位论

文，2011

本文来源：https://www.bwwdw.com/article/pdsg.html