八路抢答器课程设计报告

目录

一、 摘要……………………………………………………1 二、 设计目的………………………………………………1 三、 设计任务及要求………………………………………1

1. 设计要求………………………………………………1 2. 设计任务………………………………………………2

四、 八路抢答器电路的设计及原理………………………2

1. 设计思路………………………………………………2 2. 总电路框图……………………………………………3 3. 各模块设计方案及原理说明…………………………3

3.1 抢答电路…………………………………………3 3.2 30秒倒计时电路………………………………10 3.3 报警电路………………………………………17 五、 抢答器的总电路……………………………………23 六、 设计心得……………………………………………24 附录

附录1 元件明细表…………………………………26 附录2 元件报价表…………………………………27 参考文献…………………………………………………28 完整电路示图……………………………………………29

1

8路抢答器

一、 摘要

进入21世纪越来越来多的电子产品出现在人们的日常生活中。例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim10完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。

二、 设计目的

本电子设计，主要为了实现以下目的： 1. 增强对数字电子技术的了解与掌握； 2. 学习相关软件的使用方法；

3. 熟悉优先编码器、触发器、计数器、译码电路等的应用方法； 4. 熟悉时序电路的设计方法； 5. 具备简单电路的设计能力。

三、 设计的任务及要求

1. 设计一抢答器，设计要求如下：

1) 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，

他们的选号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号对应分别是S0、S1、S2、S3、S4、S5、S6、S7。

2) 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示

数码管灭灯）和抢答器的开始。

3) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢

答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，其对应的灯被

2

点亮。

4) 数字抢答器定时为30s，通过控制键启动抢答器后，要求30s定

时器开始工作，发光二极管点亮。

5) 如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系

统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。

2. 要求完成的任务：

1) 计算参数，安装、调试电路； 2) 对每个子电路进行解释说明；

3) 画出完整的电路图，写出设计总结报告。

四、 抢答器电路的设计及原理

1. 设计思路

①本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。

②当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。

③在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有组别抢答，显示该组别并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无组别抢答，则计时指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答。

3

2. 总电路框图

抢答按钮 锁存器 优先编码电路 译码电路 译码显示 控制开关 控制电路 秒脉冲信号发生电路 定时电路 译码电路 显示电路 图1 总电路框图 3. 各模块设计方案及原理说明 3.1抢答电路 此部分电路主要完成的功能是实现8路选手抢答并进行锁存。 使用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S 置于\清除\端时，RS 触发器的 R、S 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端＝ 0，使之处于工作状态。当开关S 置于\开始\时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR ＝1，使74LS148 优先编码工作标志端＝１，处于禁止状态，封锁其他按键的输入

4

当按键松开即按下时，74LS148 的 此时由于仍为CTR＝1，使优先编码工作标志端＝1， 5 所以74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。

抢答模块原理图如图2： 电路功能分析：

（1）优先编码电路（74LS148）分辨出抢答者编号，由锁存器（74LS279）锁存，由译码器（74LS47）显示编号；

（2）控制电路对输入电路进行封锁，避免其他人两次抢答；

（3）Space开关置于“闭合”，显示数码管熄灭（黑屏），置于“断开”，等待下一轮。

VCC5VU5A8R2180 Ω 1011121312345D0D1D2D3D4D5D6D7EI231RPACK 8~1S1~1S2~1R1~1S3~1R21Q27ABCDEFGCAVCC1Q14U311U1A0A1A2GSEO976141565U227126ABCD~LT~RBI~BI/RBOOAOBOCODOEOFOG131211109151418192021222324574LS279N1716U4A623165~1S1~1S2~1R1~1S3~1R21Q271Q14347354910112131415J174LS148NGND74LS47N74LS279NGND0J9Key = SpaceR110kΩ 图2 抢答模块原理图

5

RS触发器：

1. 保持状态。当输入端接入S=R=1的电平时，如果基本SR触发器现态

Q=1、Q=0，则触发器次态Q=1、Q=0；若基本SR触发器的现态Q=0、Q=1，

则触发器次态Q=0、Q=1。即S=R=1时，触发器保持原状态不变。

2. 置0状态。当S=1，R=0时，如果基本SR触发器现态为Q=1、Q=0，

因R=0，会使Q=1，而Q=1与S=1共同作用使Q端翻转为0；如果基本SR触发器现态为Q=0、Q=1，同理会使Q=0，Q=1。只要输入信号S=1，R=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。

3. 置1状态。当S=0、R=1时，如果触发器现态为Q=0、Q=1，因S=0，

会使G1的输出端次态翻转为1，而Q=1和R=1共同使G2的输出端Q=0；同理当

Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触

发器现态如何，均会将触发器置1。

Q=1。4. 不定状态。当S=R=0时，无论触发器的原状态如何，均会使Q=1，

当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称S=R=0是不定状态，在实际电路中要避免此状态出现。

1.74LS148编码器功能表如下：

6

表1 优先编码器74LS148功能表

74LS148的输入端和输出端低电平有效。I0~I7是输入信号，Y2~Y0为三位二进制编码输出信号，IS＝1时，编码器禁止编码，当IS＝0时，允许编码。YS是技能输出端，只有在IS＝0，而I0~I7均无编码输入信号时为0。YEX为优先编码输出端，在IS＝0而I0~I7的其中之一有信号时，YEX＝0。I0~I7各输入端的优先顺序为：I7级别最高，I0级别最低。如果I7＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按I7编码，Y2Y1Y0＝000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。 2. 锁存器74LS279功能表如下：

7

表2 74LS279功能表

0 0 1 1 D 0 1 0 1 Qn Qn+1 0 0 1 1 74LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R 和S两个输入和一个输出端Q。

当S输入低电平（0）时，输出Q为低电平（0）；

当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）； 当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。

3.译码器原理（74LS47）

译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表2.1列出了74LS47的真值表，表示出了它与数码管之间的关系。

8

表3 74LS47真值表

LT RBI BI/ RBO D C B A X X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 a b c d e f g 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 说明 试灯 熄灭 灭零 0 1 2 3 4 5 6 7 8 9 0 X 1 1 1 1 1 1 1 1 1 1 1 X X 0 1 X X X X X X X X X 1 0 0 1 1 1 1 1 1 1 1 1 1

74LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码， 可以直接把数字转换为数码管的显示数字。 74LS47为低电平作用。

4. 74LS47译码器引角功能：

(1)LT(——)：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT(——)=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。

(2)BI(—)：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI(—)=0时，不论LT(——)和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。

9

(3)RBI(——)：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0时，本应显示0，但是在RBI(——-)=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。

(4)RBO(———)：灭零输出，它和灭灯输入BI(—)共用一端，两者配合使用，可以实现多位数码显示的灭零控制。

5. 译码显示电路

VCCCAU3ABCDEFGU27126ABCD~LT~RBI~BI/RBOOAOBOCODOEOFOG13121110915147354910112131415GND74LS47N图3 译码显示电路

二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。

显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。

字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所

10

以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等，使用时，公阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动。

6.抢答电路工作状态 ：

（1）Space位于“消除”，触发器“74LS279”的四个R端接地（低电平），输出端（1Q1，1Q2，2Q1，2Q2）全部为低电平，于是74LS47的0=BI，显示器灯熄灭。

（2）74LS148选通输入端0=ST（即0=EI），74LS148处于工作状态，此时锁存器不工作。 （3）当Space位于“开始”端时，优先编码电路和锁存器同时工作，等待输入端（74LS148）的输入端0、7输入信号。

（4）例如：按下“5”号，编码器的输出010012=YYY，即（CBA=010）经RS储存器后，1Q1=1,即1=BI，74LS279处于工作状态，2Q2，2Q1，1Q2=101,经过74LS47译码后，显示器显示“5”。

（5）1Q1，使74LS148的1=ST（即1=EI），74LS148处于禁止工作状态，封锁了其他键的输入。

（6）当按下的键松开后，74LS148的1=ESY（即1=GS），但由于1Q的输出端仍维持高电平不变，所以仍然处于禁止工作状态，封锁了其他键的输入。

（7）当Space接地，才能复位，进入下一轮工作。

3.2 30秒倒计时电路

1. 由节目主持人根设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路原理图如下：

该部分主要由时钟脉冲产生电路，十进制同步加减计数器74LS192 减法计数电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74LS192 的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减

11

法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，发光二级管发亮，同时以后选手抢答无效。

GNDGND15R110ΩCKCKGNDGND16R210ΩU2ABCDEFGABCDEFGU18910111214131312111091514OAOBOCODOEOFOG12345671312111091514~LT~RBI~BI/RBO~LT~RBI~BI/RBOU374LS48NOAOBOCODOEOFOGU474LS48NVCC5VVCCGNDR31kΩ27J1Key = Space0ABCD71263547126ABCDVCCVCC5V1718192021222324354VCCVCC5VGND1312131232673267~BO~CO~LOADCLR~LOADCLRUPDOWNUPDOWNU574LS192N26~BO~COQAQBQCQDQAQBQCQDU674LS192NLED1U7A74LS04N2531ABCD1511091114151109ABCD111454VCCVCC5V28GNDGND0VCC5VU8A297400NV11kHz 5 V 54VCC30U9A7400N0 图4 30秒倒计时电路

12

74LS48的7623引脚接受来自74LS192的输出信号并把它译码 显示在数码管上。74LS192的9101115引脚完成时间设定功能本设计要求定时30秒，所以把左边的芯片的115引脚接高电位期于的全接低位使的初始时间设定为30秒。

工作过程为：抢答开始前74LS192的置数端为低电位处于初始状态数码管显示为305引脚接高电位。抢答开始后秒脉冲冲推动右边的芯片开始倒记时同时右边芯片产生的信号做为左边芯片的CP信号推动左边的芯片倒记时完成十进制的倒记时功能。当有人抢答后1Q的输出为1经过非门后变 为0通过与门屏蔽了秒信号停止记时完成显示抢答时间的功能。当记到了30秒时左边的芯片产生的定时到信号输出为低电位也屏蔽了秒信号使得数码管显示为00。

1.74LS48译码器

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码， 可以直接把数字转换为数码管的显示数字， 从而简化了程序。

图5 74ls48引脚图

13

表4 74LS48功能表

74ls48功能表—七段译码驱动器功能表 十进数 或功能 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 BI RBI LT 输入 BI/RBO LT H H H H H H H H H H H H H H H H x H L RBI H x x x x x x x x x x x x x x x x L x D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 x x x x 0 0 0 0 x x x x H H H H H H H H H H H H H H H H L L H a b c d e f g 输出 备注 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2 0 0 0 0 0 0 0 3 1 1 1 1 1 1 1 4

14

2. 74LS192是双时钟方式的十进制可逆计数器。

表5 74LS192的功能表

输入 输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 × × × × × × × 0 0 0 0 0 0 × × D C B A D C B A 0 1 1 × × × × 加计数 0 1 1 × × × × 减计数

15

图6 （A）引脚排列 (B) 逻辑符号

图中：出端，

为置数端，为加计数端，为减计数端，为非同步进位输

为清

为非同步借位输出端，P0、P1、P2、P3为计数器输入端，

除端，Q0、Q1、Q2、Q3为数据输出端。

CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出， BO为借位输出：0000状态后负脉冲输出。

16

3.电路仿真

图7 30秒倒计时电路仿真

3.3报警电路

1.由555定时器和三极管构成的报警电路如图6所示：

17

VCC12VVCCVCC12VVCCR11kΩR245.45kΩ1J12C210nF3RSTDISTHRTRICONGNDA1VCCOUTR5100Ω13R345.45kΩRSTA2VCCOUTQ1102N221911C5100uF9U1Key = Space6555_VIRTUAL7DISTHRTRI040R445.45kΩ8CONGND555_VIRTUALR7510ΩBUZZER200 Hz C310nFC610nF0C410nF 图8 报警电路

其中555构成多谐振荡器

其输出信号经三极管推动扬声器。PR为控制信号

当PR为高电平时，多谐振荡器工作：反之，电路停振不再工作。 （1）. 555定时器

集成555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的数字、模拟混合型的中规模集成电路。

555集成电路内部一共集成了21个晶体管、4个晶体二极管和16个电阻器,组成了两个电压比较器、一个基本R-S触发器、一个放电晶体三极管和一个由3个全等电阻组成的分压器。

18

+VCC85kΩCOTH56+－5kΩC1R4G1&QG3&3uOTR2+－5kΩ1C2G2&QT7D图9 555定时器内部方框图

（2）.555定时器构成的多谐振荡器

多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故 称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之 间来回转换，故又称它为无稳态电路。

由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端和

放电，使电路产生振荡。电容C在

之间充电和放电，从而在输出端得到一系列的矩形波。由555构成多谐

振荡器电路如图所示：

19

图10 555构成多谐振荡器 图11 多谐振荡器的波形图 多谐振荡器的工作原理：

多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故 称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之 间来回转换，故又称它为无稳态电路。

由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚） 和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。

由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为低电平，小于（1/3）Vcc，故高电平触发 端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使 电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc 上升到（2/3）Vcc这段时间内电路的状态称为第一

20

暂稳态，其维持时间TPH的长短与电容的充电时间有关 。充电时间常数T充=（R1＋R2）C。

由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态.其维持时间TPL的长短与电 容的放电时间有关，放电时间常数T放＝R2C0随着C的放电，uc下降，当uc下降到（1/3）Vcc时，输出uo。 为高电平，放电管VT截止，Vcc再次对电容c充电，电路又翻转到第一暂稳态。不难理解，接通电源后，电 路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一旦起振后，uc电压总是在（1/3～2/3）Vcc 之间变化。图1（b）所示为工作波形。 （3）.蜂鸣器

U1BUZZER200 Hz 图12 蜂鸣器

蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计

算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。

蜂鸣器buzzer的结构原理： 1．压电式蜂鸣器(piezoelectric buzzer) 压电式蜂鸣器主要由（多谐振荡器、压电蜂鸣片、阻抗匹配器及共鸣箱、外壳等）组成。有的压电式蜂鸣器外壳上还装有发光二极管。 多谐振荡器由晶体管或集

21

成电路构成。当接通电源后（1.5~15V直流工作电压）,多谐振荡器起振,输出1.5~2.5kHZ的音频信号，阻抗匹配器推动压电蜂鸣片发声。 压电蜂鸣片由锆钛酸铅或铌镁酸铅压电陶瓷材料制成。在陶瓷片的两面镀上银电极，经极化和老化处理后，再与黄铜片或不锈钢片粘在一起。 2．电磁式蜂鸣器(magnetic transducer) 电磁式蜂鸣器由振荡器、电磁线圈、磁铁、振动膜片及外壳等组成。接通电源后，振荡器产生的音频信号电流通过电磁线圈，使电磁线圈产生磁场。振动膜片在电磁线圈和磁铁的相互作用下，周期性地振动发声。

蜂鸣器buzzer发声原理是电流通过电磁线圈，使电磁线圈产生磁场来驱动 振动膜发声的。

五、 抢答器的总电路

22

VCC5VU5A8R2180 Ω 1011121312345D0D1D2D3D4D5D6D7EI231RPACK 8~1S1~1S2~1R1~1S3~1R21Q271Q14VCCCAU3ABCDEFG11U1A0A1A2GSEO976141565U227126ABCD~LT~RBI~BI/RBOOAOBOCODOEOFOG131211109151474LS279N1716U4A623165~1S1~1S2~1R1~1S3~1R21Q271Q1434225181920212324U15A7354910112131415J174LS148NGND74LS47N74LS279N56074LS20NU16AKey = Space74LS20N57U18A74LS00D38J9R110kΩU17A74LS00DGNDGNDGNDR310ΩCKGNDGNDR410ΩCK5455U14ABCDEFGABCDEFGU13474849505152531312111091514404142434445461312111091514OAOBOCODOEOFOG~LT~RBI~BI/RBO~LT~RBI~BI/RBOU674LS48NOAOBOCODOEOFOGU774LS48NVCC5VVCCGNDR51kΩABCD71263547126ABCDVCC25262728VCC5V3729303132354VCCVCC5VGNDJ2Key = Space01312131232673267~BO~CO~LOADCLR~LOADCLRUPDOWNUPDOWNU874LS192N~BO~COQAQBQCQDQAQBQCQDU974LS192NLED1U10A33ABCD1511091114151109ABCD1114540VCC34VCCGNDGND0543574LS04N39VCC5VVCC5V58U11AU12A7400N36V11kHz 5 V 074LS20NVCC12VVCCR645.45kΩRSTDISTHRTRIA1VCCOUT59R9100Ω61R745.45kΩ66RSTDISTHRTRICONGNDVCCOUTA264Q1C210nFCONGND555_VIRTUAL60R845.45kΩ672N221965C5100uF63U19620C310nFC610nF0C410nF555_VIRTUALR10510ΩBUZZER200 Hz 图13 抢答器的总电路

23

六、 设计心得

这是我第一次接触multisim软件，在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在通多次对电路的改进，上机仿真以及接线调试，终于使整个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。

设计单元电路阶段，这个阶段可以说是考察数电书本知识的阶段。所有的设计方法还有步骤在数电书上都有，而且还有例题。这个阶段遇到的主要问题就是以前的知识忘记不少，所以做设计的时候要常随手翻阅课本，等于是做了几道数电作业题。这个阶段的难度也不是很大，一般翻课本就可以找到答案并解决问题。

实验阶段可以说是这次设计中最重要的部分，因为以前的只是理论而不是真正的实体。所以说它是最重要的。实验阶段我们遇到的问题有：对软件不熟悉；对实验过程中信号的测量知识学习很少；因为各个模块是分开做而后又组装到一起的，所以兼容性不是很好（也就是不能融合为一个整体，部分工作能行但是接到一起就会出现问题）;针对以上几个问题我们作出了以下的“对策”:软件不熟悉，就借来参考书，一步一步的对着学，而且老师给的资料上也有软件的使用说明，所以随着接触的增加软件也就越来越熟悉，这方面的问题不是太难因为一边理论一边学习正好是学习的好方法，而且也学的特别快。

制作过程是一个考验人耐心的过程，不能有丝毫的急躁，电路的焊接要一步一步来，焊点多，走线复杂。这又要我们要灵活处理，一边操作一边构思，在不影响试验的前提下加快进度。

另外就是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。这是应用课本知识的大好时机。

24

总之，通过这次练习我有了很多收获。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。

25

附录

附录1 元件明细表

26

附录2 元件价格报表

编号 1 2 3 4 5 6 7 8 9 10 11 12 元件 74LS148N 74LS279N 74LS47N 74LS48N 74LS192N LED 74LS04N 7400N 74LS20N 74LS00D 2N2219 BUZZER 单价 0.95元 1.00元 0.83元 3.00元 1.90元 0.20元 1.00元 1.20元 0.80元 1.50元 2.00元 1.00元 数量 1 2 1 2 2 1 1 1 3 2 1 1 总价 0.95元 2.00元 0.83元 6.00元 2.80元 0.20元 1.00元 1，20元 2.40元 3.00元 2.00元 1.00元 合计 23.38元

27

参考文献

《电子技术实验与课程设计》 毕满青 机械工业出版社 2005

《Multisim 10 虚拟仿真和业余制版实用技术》 黄培根 电子工业出版社 2008 《数字电子技术基础》 范文兵 清华大学出版社 2007

《数字电路逻辑设计（第三版）》 王毓银 高等教育出版社 2005 《数字电路实验基础》 崔葛瑾 同济大学出版社 2005

《数字电路实验与课程设计》 吕思忠、施齐云 哈尔滨工程大学出版社 2001 《电子线路 设计 实验 测试（第三版）》 谢自美 华中科技大学出版社 2006 《Multsim9在电工电子技术中的应用》 董玉冰 清华大学出版社 2008 《数字电路及制作实例》 陈振官 国防工业出版社 2006

28

完整电路示图

RPACK 8J174LS20N180 Ω R274LS04DVCCU11A5VU17A74LS20N74LS04DU21A20X1U16A122121541283127212612512412311312111074LS04DU22A222.5 V X2EID7D6D5D4D3D2D1D0U174LS04DU23A292.5 V X30Key = Space74LS148NEOGSA2A1A02625J9151467974LS04DU24A302.5 V X412011811774LS04DU25A312.5 V X5561311925613274LS04DU26A322.5 V X6~1R2~1S3~1R1~1S2~1S1R1U4A1Q21Q174LS00D74LS279N74LS279N~1R2~1S3~1R1~1S2~1S1U5A1Q21Q174LS04DU27A342.5 V X7332.5 V X8U19A74LS00DU18A10kΩ74741141132.5 V 112GND1154536217~BI/RBO~RBI~LTDCBAU2GND74LS47NOGOFOEODOCOBOA141591011121327110109108107111106105ACABCDEFGVCCU315375V1AQA2OA13ACKVCCVCC10BQB101A6OB129CQCOC1187BC103GNDDQD112B7126CDOD1088D1113133OE998E14~LOAD~BO~LTOF1599FCLR~CO1254~RBIOG141005~BI/RBO101G4UP10210ΩR3GNDDOWN285VVCCVCC74LS48NU6U141974LS192NU8GNDVCC05 V 1kHz V121GND15371AQA2AOA13ACK10BQB6141BOB12B09CQCOC1180C104GNDDQD7152166CDOD1081DOE982E116111317314~LOAD~BOOF1583FCLR~CO125~LTOG148485G74LS20N4~RBI8610ΩR4GNDU20A5V5VCC4UP5V~BI/RBODOWNVCCVCC74LS48NU7U132374LS192NU92418LED1GNDGND7400NU12A74LS04NU10A10nFC245.45kΩR6VCC12V1210nFC3VCCCONTRITHRDISRST0GNDVCCOUT555_VIRTUALA1100ΩR9810nFC445.45kΩR845.45kΩR794310nFC6CONTRITHRDISRST0GNDVCCOUT555_VIRTUALA26510ΩR102N2219Q17100uFC55200 Hz BUZZERU1529

本文来源：https://www.bwwdw.com/article/p8l.html