微机原理习题答案

第一章 绪论

2．微处理器，微型计算机，微型计算机系统有什么联系与区别？ 答：微处理器（Microprocessor)：由算术逻辑部件（ALU），累加器和通用寄存器组，程序计数器，时序和控制逻辑部件，内部总线等组成。微型计算机（Microcomputer__MC)：由CPU、存储器、输入/输出接口和系统总线组成。微型计算机系统（Microcomputer System_MCS)：以微型计算机为主体，配上外设和系统软件，就构成了微型计算机系统。

3．微处理器由哪些主要部件组成？其功能是什么？

答：微处理器（Microprocessor)：由算术逻辑部件（ALU），累加器和通用寄存器组，程序计数器，时序和控制逻辑部件，内部总线等组成。指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。 总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

4．画一个计算机系统的方框图，简述各部分主要功能。 答：计算机系统的方框图如下：

运算器是执行算术运算和逻辑运算的部件，其主要任务是对数据进行加工处理。 控制器的主要作用是取出要执行的每一条指令、然后进行指令译码并执行指令。 输入设备用于将数据输入到计算机中。

输出设备把计算机加工后的信息输出给用户。 主存储器用于存放程序和数据等。

7．什么是PCI局部总线？什么是USB?

答：PC总线是PC机和PC/XT机中采用的系统总线标准，是外设互连局部总线，适用于32/64位并行数据传送，最大通信速率为132MB/s，具有即插即用的功能。

USB总线是通用串行总线，采用通用连接器和自动配置及热插拔技术和相应的软件，实现资源共享和外设的简单快速连接，不需要单独的供电系统，数据传输速率有15MB/S和1.5MB/S两种。

第二章8086系统结构

1．8086CPU内部由哪两部分组成？它们的主要功能是什么？

答：8086CPU内部由指令执行部件（EU）和总线接口部件(BIU)两部分组成。

指令执行部件（EU）主要功能是完成指令译码和执行指令。 总线接口部件(BIU)主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU中有哪些寄存器？各有什么用途？ 答：

数据寄存器：共有4个寄存器AX、BX、CX、DX，用来保存操作数或运算结果等信息。 AX寄存器称为累加器。使用频度最高，用于算术、逻辑运算以及与外设传送信息等。 BX寄存器称为基址寄存器。常用于存放存储器地址。

CX寄存器称为计数器。一般作为循环或串操作等指令中的隐含计数器。

DX寄存器称为数据寄存器。常用来存放双字数据的高16位，或存放外设端口地址。

变址和指针寄存器：包括SI、DI、SP、BP４个16位寄存器，主要用于存放某个存储单元的偏移地址。SI是源变址寄存器，DI是目的变址寄存器，在字符串操作中，SI和DI都具有自动增量或减量的功能。 SP为堆栈指针寄存器，用于存放当前堆栈段中栈顶的偏移地址；BP为基址指针寄存器，用于存放堆栈段中某一存储单元的偏移地址。

段寄存器：8086CPU的４个16位的段寄存器分别称为代码段寄存器CS，数据段寄存器DS，堆栈段寄存器SS，附加数据段寄存器ES。段寄存器用来确定该段在内存中的起始地址。

代码段用来存放程序的指令序列。CS存放代码段的段首址，指令指针寄存器IP指示代码段中指令的偏移地址。

8086CPU中的指令指针IP，它总是保存下一次将要从主存中取出指令的偏移地址，偏移地址的值为该指令到所在段段首址的字节距离。在目标程序运行时，IP的内容由微处理器硬件自动设置，程序不能直接访问IP，但一些指令却可改变IP的值，如转移指令、子程序调用指令等。

标志寄存器：8086CPU中有一个很重要的16位标志寄存器，它包含9个标志位，主要用于保存一条指令执行后，CPU所处状态信息及运算结果的特征。

5．要完成下述运算或控制，用什么标志位判断？其值是什么？

（1）比较两数是否相等？ （2）两数运算后结果是正数还是负数？

（3）两数相加后是否溢出？ （4）采用偶校验方式，判定是否需要补“1”？ （5）两数相减后比较大小？ （6）中断信号能否允许？ 答：（1）ZF=0则不等，ZF=1则相等； （2）SF=0为正，SF=1为负； （3）OF=0不溢出，OF=1溢出； （4）需要补“1”；

（5）如ZF=1则相等，否则：ZF=0时，如CF=0则被减数大于减数；CF=1则减数大于被减数； （6）如IF=1则允许CPU响应可屏蔽中断，否则IF=0则CPU不响应。

6．8086系统中存储器采用什么结构？用什么信号来选中存储体？

答：8086系统中存储器采用分体结构。分成奇、偶两个存储体，把1MB分成两个512KB存储体。分别用A0选中偶存储体，用BHE选中奇存储体。

12．若当前SS=3500H，SP=0800H，说明堆栈段在存储器中的物理地址，若此时入栈10个字节，SP内容是什么？若再出栈6个字节，SP为什么值？ 答：堆栈段在存储器中的物理地址为：从以物理地址为35800H的栈顶开始递减的最大为64KB空间。

若此时入栈10个字节，（SP）＝03F6H； 若再出栈6个字节，（SP）＝03FCH。

15．说明8086系统中“最小模式”和“最大模式”两种工作方式的主要区别是什么？

答：8086系统中“最小模式”和“最大模式”两种工作方式的主要区别是：最小模式为单处理器系统，系统中所需的控制信号由CPU提供，实现存储器及I/O接口电路的连接。最大模式可以构成多处理器/协处理器系统，系统中所需的控制信号由总线控制器8288提供，8086提供信号控制8288，以实现全局资源分配及总线控制权传递。

16．8086系统中为什么要用地址锁存器？8282地址锁存器与CPU如何连接？

答：CPU与存储器（或I/O端口）进行数据交换时，CPU首先要送出地址信号，然后再发出控制信号及传送数据。由于8086引脚限制，地址和数据分时

复用一组总线，所以要加入地址锁存器，先锁存地址，使在读/写总线周期内地址稳定。

第三章 8086的寻址方式和指令系统

7．已知当前数据段中有一个十进制数字0～9的7段代码表，其数值依次为40H，79H，24H，30H，19H，12H，02H，78H，00H，18H。要求用XLAT指令将十进制数57转换成相应的7段代码值，存到BX寄存器中，试写出相应的程序段。

答：TAB DB 40H，79H，24H，30H，19H，12H，02H，78H，00H，18H START: MOV AL, 5 LEA BX, TAB XLAT TAB

MOV DH, AL MOV AL, 7

LEA BX, TAB

XLAT TAB

MOV BL, AL MOV BH, DH

10．某班有7个同学的英语成绩低于80分，分数存在ARRAY数组中，试编程完成以下工作： （1）给每个人加5分，结果存到NEW数组中。 （2）把总分存到SUM单元中。

（3）把平均分存到AVERAGE单元中。 答：（1）ARRAY DB 60，62，63，65，67，68，69 NEW DB 7DUP（？） START: LEA SI, ARRAY LEA DI, NEW MOV CX, 7 L1: MOV AL, [SI] MOV [DI], AL ADD AL, 5 DAA

INC SI INC DI

LOOP L1

（2）SUM DW 0 （3）AVERAGE DB 0 START: LEA BX，ARRAY MOV AX，SUM MOV CX，7 MOV BX，7 MOV AX，0 DIV BX

L2：MOV DL，[BX] MOV AVERAGE，AL MOV DH，0 ADD AX，DX INC BX LOOP L2

MOV SUM，AX

13．编程将ＡＸ寄存器中的内容以相反的次序传送到ＤＸ寄存器中，并要求ＡＸ中的内容不被破坏，然后统计ＤＸ寄存器中的１的个数是多少？ 答：DATA DW ?

START: MOV BX, 0 MOV CX, 16 MOV AX, DATA L1: ROL AX, 1 JNC L2 INC BX L2: RCR DX, 1 LOOP L1 END START

第四章 程序设计

1.下列变量各占多少字节？

A1 DW 23H,5876H ；4 A2 DB 3 DUP(?),0AH,0DH,‘$’ ；6

A3 DD 5 DUP(1234H,567890H) ；40 A4 DB 4 DUP(3 DUP(1,2,‘ABC’)) ；60

7．编程完成下列功能：

（2）利用中断调用，在屏幕上显示1～9之间随机数。 答：

stack SEGMENT DW 50 DUP(?) stack ENDS code SEGMENT

ASSUME CS:code,SS:stack start:

MOV AX,stack MOV SS,AX

L1: MOV AH,2CH

INT 21H ；取时间，DL=1/100秒为随机数（0～99） XOR AX,AX MOV AL,DL

MOV BL,10

DIV BL ；1/100秒除10 MOV DL,AH

ADD DL,30H ；二进制数转换为ASCII码 MOV AH,2

INT 21H ；显示1～9 MOV AH,4CH

INT 21H ；返回DOS

code ENDS END start

15.从键盘输入20各有符号，将他们排序并在屏幕上显示。

data SEGMENT

buf1 DB 20 DUP(?) buf2 db 0dh,0ah,'$' data ENDS

stack SEGMENT DW 50 DUP(?) stack ENDS code SEGMENT

ASSUME CS:code,DS:data,SS:stack start:MOV AX,data MOV DS,AX MOV AX,stack

MOV SS,AX

MOV BX,0 MOV CX,20 input:MOV AH,1 INT 21h CMP AL,39h JBE z1 ADD AL,9 z1: AND AL,0fh PUSH CX MOV CL,4 SAL AL,CL MOV DL,AL MOV AH,1 INT 21h CMP AL,39h JBE z2 ADD AL,9 z2: AND AL,0fh OR AL,DL

MOV buf1[BX],AL INC BX MOV DL,',' MOV AH,2

INT 21h POP CX LOOP input

MOV BX,0ffffh MOV CX,20 DEC CX L1: MOV DX,CX L2: INC BX

MOV AL,buf1[BX] CMP AL,buf1[BX+1] JLE cont1

XCHG AL,buf1[BX+1] MOV buf1[BX],AL cont1:LOOP L2

MOV CX,DX MOV BX,0ffffh LOOP L1 ;

LEA DX,buf2 MOV AH,9 INT 21h MOV BX,0 MOV CX,20

output:MOV DL,buf1[BX]

PUSH CX PUSH DX AND DL,0f0h MOV CL,4 SHR DL,CL CMP DL,0ah JB s1

ADD DL,07h s1: ADD DL,30h MOV AH,2 INT 21h POP DX AND DL,0fh CMP DL,0ah JB s2

ADD DL,07h s2: ADD DL,30h MOV AH,2 INT 21h INC BX MOV DL,',' MOV AH,2 INT 21h POP CX LOOP output

MOV AH,4ch INT 21h code ENDS END start

22．编程统计学生的数学成绩，分别归类90～99分、80～89分、70～79分、60～69分及60分以下，并将各段人数送入内存单元中。分别存放到SCOREE、SCORED、SCOREC、SCOREB、SCOREA DATA SEGMENT

SCORE DB 90,23,56,67,98,78,10,45,87,98 N=$-SCORE

SCOREE DB 0 ；60分以下人数 SCORED DB 0 ；60～69分人数 SCOREC DB 0 ；70～79分人数 SCOREB DB 0 ；80～89分人数 SCOREA DB 0 ；90～99分人数 DATA ENDS

CODE SEGMENT 'CODE'

ASSUME CS:CODE,DS:DATA START: MOV AX, DATA

MOV DS, AX LEA SI, SCORE MOV CX, N MOV DL, 10 CLASS: MOV AH, 0

MOV AL, [SI] DIV DL SUB AL, 5 JG GREAT

INC BYTE PTR SCOREE JMP NEXT GREAT: MOV AH, 0

MOV BX, AX

INC BYTE PTR SCOREF[BX] NEXT: INC SI

LOOP CLASS MOV AH, 4CH INT 21H CODE ENDS

END START

第五章 存储器

4．什么是Cache？作用是什么？处在微处理机中的什么位置？ 答：Cache是由SRAM组成的容量较小的高速缓冲存储器。

它的作用是为了提高CPU的运行效率，将经常访问的代码和数据保存到Cache中。从而有效的利用某些程序访问存储器在时间上和空间上有局部区域的特性，并且由于Cache的访问速度高于内存的访问速度，因此可以大大的提高CPU的工作效率。 Cache位于CPU和主存储器之间。

6．为什么要保持Cache内容与主存储器内容的一致性？为了保持Cache内容与主存储器内容的一致性应采取什么方法？

答：在高速缓冲存储器系统中，主存储器与Cache中的数据可能由于一个被修改了，而另一个未修改而不一致。所以必须有一个更新系统来保持两个存储内容的一致性。

为了保持Cache内容与主存储器内容的一致性可采取两种方法：

①通写式：Cache中的数据块一经修改，立即将其写入主存储器相关存储块中。

②回写法：当Cache中的数据块被其他数据替换时，才将Cache中的数据回写到主存储器。

8．现有一存储体芯片容量为512×4位，若要用它组成4KB的存储器，需要多少这样的芯片？每块芯片需要多少寻址线？整个存储系统最少需要多少寻址线？ 答：

512 4位512 4位

=＝16（片）

4KB4K 8位

9

由于每片容量为512×4位，而2＝512，所以需要9根寻址线。

由于每片容量为512×4位所以要组成4KB的存储器必须每两片512×4位组成一组构成

512×8位即512B容量，共需8组才能构成4KB的存储器， 因此片外地址需要3根寻址线（2＝8）；所以整个存储系统最少需要12根寻址线。

13．用8K×8位的2764，8K×8位的6264和译码器74LS138构成一个16K字ROM，16K字RAM的存储器子系统。8086工作在最小模式系统带有地址锁存器8282，数据收发器8286。画出存储器系统与CPU的连接图，写出各块芯片的地址分配。

3

a1 WR RD 32 29 25 ALE 24 26 27 28 31 30 17 18 33 23 22 19 21 RD LOC/WR QS0ALE QS1INA S0,DEN S1DT/R S2M/IO RQ/GT0 RQ/GT1 NMI INTR MN/MX TEST READY CLK RESET 8086 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 39 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 ALE 1 2 3 4 5 6 7 8

a2 DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE STB 8282 a3 AD8 1 AD9 2 AD103 AD114 AD125 AD136 AD147 AD158 ALE 9 11 DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE STB 8282 a4 a5 DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 19 18 17 16 15 14 13 12 A16 A17 A18 A19 1 A16 2 A17 3 M/IO 6 A18 4 A19 5 SEL A SEL B SEL C EN 1 EN 2A EN 2B Y0 OUT Y1 OUT Y2 OUT Y3 OUT Y4 OUT Y5 OUT Y6 OUT Y7 OUT BHE BHE 15 14 13 12 11 10 9 7 DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 19 18 17 16 15 14 13 12 A8 A9 A10 A11 A12 A13 A14 A15 DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 19 18 17 16 15 14 13 12 A0 A1 A2 A3 A4 A5 A6 A7 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 RD 22 WR 27 A0 26 20

a8 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS2 CS1 6264 a9 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 RD 22 WR 27 BHE26 20 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS2 CS1 6264 1 A0 2 1 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D8 D9 D10 D11 D12 D13 D14 D15 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 RD 22 WR 27 26 20 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 RD 22 WR 27 A0 26 20

a10 A0 A1 A2 A3 A4 A5 A6 A

7 A8 A9 A10 A11 A12 OE WE CS2 CS1 6264 a11 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS2 CS1 6264 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D8 D9 D10 D11 D12 D13 D14 D15 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7

DEN

9 11

38 A16 37 A17 36 A18 35 A19 34 BHE

M/IO

A16 A17 A18 A19

1 2 3 4 5 6 7 8 9 11

DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE STB 8282

74LS138(16)

ALE

2

a6 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 DEN DT/R 1 2 3 4 5 6 7 8 A0 A1 A2 A3 A4 A5 A6 A7 OE T 8286 a7 AD8 1 AD9 2 AD103 AD114 AD125 AD136 AD147 AD158 DEN DT/R 9 11 A0 A1 A2 A3 A4 A5 A6 A7 OE T 8286 B0 B1 B2 B3 B4 B5 B6 B7 19 18 17 16 15 14 13 12 D8 D9 D10 D11 D12 D13 D14 D15 A14 B0 B1 B2 B3 B4 B5 B6 B7 19 18 17 16 15 14 13 12 D0 D1 D2 D3 D4 D5 D6 D7

A4A SN7400

A4A SN7400

BHE

3

3

a12 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 3 2 SN7400 10 9 8 7 6 5 4 3 25 24 21 23 2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CE OE PGM VPP 2764 a13 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 RD 10 9 8 7 6 5 4 3 25 24 21 23 2 20 22 27 1 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CE OE PGM VPP 2764 6 5 SN7400 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D8 D9 D10 D11 D12 D13 D14 D15 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 20 RD 22 27 1 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7 A1 10 A2 9 A3 8 A4 7 A5 6 A6 5 A7 4 A8 3 A9 25 A10 24 A11 21 A12 23 A13 2 20 RD 22 27 1

a14 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CE OE PGM VPP 2764 a15 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 CE OE PGM VPP 2764 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D8 D9 D10 D11 D12 D13 D14 D15 D0 D1 D2 D3 D4 D5 D6 D7 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7

9 11

A19A 1

20 RD 22 27 1

A16 NOT

A3B 4

解：

A 19 A 18 A 17 A16 A 15 A 14 A13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A0

8.2 CPU响应中断的条件是什么？简述中断处理的过程。 答：

CPU响应中断的条件： 1.外设请求

2.中断接口未屏蔽 3.中断允许 中断处理过程 1.取类型号

2.标志寄存器入栈 3.TF=IF=0（关中断）

4.CS、IP入栈（保护断点） 5.查找入口地址→ CS、IP

6.恢复有关寄存器内容(IP 、CS 、PSW)

8.8 假定中断类型号15的中断处理程序的首地址为ROUT15，编写 主程序中为建立一个中断向量的程序。 解：

Rout15: .

mov al,15

mov ah,35h ；利用DOS功能35H号 int 21h ；获取原15号中断向量 Push es ；保存段基地址 Push bx ；保存偏移地址

Push ds ; 保存原数据段基地址 mov dx,offset rout15 ；取中断程序偏移地址

mov ax,seg rout15 ； 取中断程序段地址 mov ds,ax mov al,15 mov ah,25h int 21h pop ds

Pop dx ；恢复原中断向量

Pop ds mov al,15 mov ah,25h int 21h Ret .

. iret

8.15 某系统中有3片8259A级联使用，1#片为8259A主片，2#片为8259A从片，从片接入8259A主片的IR2和IR5端，并且当前8259A主片的IR3及两片8259A从片的IR4各接有一个外部中断源。中断类型基号为80H、 90H 、A0H，中断入口段基址在2000H，偏移地址分别为1800H、 2800H、3800H ，主片8259A的端口地址为CCF8H、CCFAH。一片8259A从片 的端口地址为FFE8H、FFEAH，另一片8259A从片的端口地址为FFECH、FFEEH，中断采用电平触发，完全嵌套工作方式，普通EOI结束。 （1）画出硬件连接图； （2）编写初始化程序。 解： （1）硬件连接图

U? 11 10 9 8 7 6 5 4 27 1 3 2 16 17 26 U? 11 10 9 8 7 6 5 4 27 1 3 2 16 17 26 VCC 11 10 9 8 7 6 5 4 27 1 3 2 16 17 26 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 8259A IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 18 19 20 21 22 23 24 25 11 10 9 8 7 6 5 4 27 1 3 2 16 17 26 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 8259A U? D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 8259A U? D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 8259A IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 18 19 20 21 22 23 24 25 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 18 19 20 21 22 23 24 25 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 18 19 20 21 22 23 24 25

从主

CAS0 CAS1 CAS2

12 13 15

主主

从主

CAS0 CAS1 CAS2

12 13 15

CAS0 CAS1 CAS2

12 13 15

从主

CAS0 CAS1 CAS2

12 13 15

本文来源：https://www.bwwdw.com/article/oza1.html