华北电力大学数电实验课程设计

更新时间:2024-03-31 09:33:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

课程设计(综合实验)报告

( 2013 -- 2014 年度第 1 学期)

名 称: 电子综合实验课程设计 题 目: 智力竞赛抢答器 院 系: 电气与电子工程学院 班 级: 实践电1101班 学 号: *********** 学生姓名: ***** 指导教师: 李月乔 设计周数: 1周

成 绩:

日期: 2013 年 1 月 14 0

一、 课程设计的目的与要求

1. 设计制作一个六路智力抢答器,每组设置一个抢答按钮供抢答者使用。设置一个“系统

复位”或抢答准备按钮和一个强大开始按钮供主持人使用。

2. 电路具有第一抢答信号的鉴别和锁存功能。 在主持人将系统复位并发出抢答开始命令

后,若参赛者按下抢答按钮,就显示最先抢答者的组号,显示抢答有效,并以声音警示。若系统复位但未法“抢答开始命令”,参赛者就按下抢答按钮,也显示抢答者的组号,但指示抢答无效,并以声音警示。要求确定第一个输入的抢答信号,并保持该信号不变,同时使后输入的信号无效。

3. 在发出抢答开始命令后开始计时,经过规定抢答时间后若没有人抢答,就发出抢答时间

到的信号,并声光警示,并锁定输入电路时各路抢答信号无法再输入。

4. 设置计分电路,开始时每组设置为100分或其他,答对一次加10分,答错一次减10分 二、 设计正文

本设计的六路智力抢答器电路主要包含:秒信号发生电路、倒计时电路、抢答电路、报警电路、计分电路和控制电路这五个模块。电路原理框图如图1所示。

图1

1. 秒脉冲发生电路

秒信号采用555多谐震荡电路产生,555产生信号的周期为T=0.7(R14+R15)C1,该设计中,R14=4千欧,R15=3千欧,C1=100納法

秒脉冲发生电路图如图2所示,其中,秒脉冲由3脚输出,输出的秒脉冲信号通过控制电路进入计数器74Ls192计数。

1

图2

2. 倒计时电路

倒计时电路由74LS192N、74LS48N、七段数码管(SEVEN_SEG_COM_K)和拨码开关等组成,具体功能与实现如下:

(1)利用两片74LS192N的逆计数功能,时钟秒冲为秒脉冲,每秒减1,当低位计数到0时低位的74LS192N输出计数脉冲作为高位的计数脉冲,从而达到倒计时功能。

(2)利用74LS192N的可预置功能,配以拨码开关,实现规定抢答时间的设置,设置范围为1s-99s。

(3)利用74LS192N的清零功能,实现系统复位时的倒计时器复位。 (4)利用七段数码管(SEVEN_SEG_COM_K)和74LS48N译码芯片,实现倒计时电路的时间显示功能。

倒计时电路的电路图如图3.

2

图3

3. 抢答电路

抢答电路由抢答按钮(DSWPK_6)、二极管、七段锁存/译码/驱动集成电路4511BP_5V和七段数码管(SEVEN_SEG_COM_K)等组成,具体功能与实现如下: (1) 利用DSWPK_6为抢答者提供抢答按钮。

(2) 利用4511BP_5V的BI端口特性实现抢答电路的允许抢答和清零复位的功能。

由4511BP_5V的真值表得,BI端口高电平有效,低电平时数码管熄灭,利用BI的这个特性,将端口BI与控制电路相连,控制电路输出高电平时允许抢答 ,低电平时清零复位。

(3) 利用4511BP_5V的锁存与译码功能,实现第一抢答信号的鉴别与锁存。

分析4511BP的真值表可知,只需给4511BP的端口LE加上高电平就能实现锁存功能。功能要求在抢答开始的阶段,主持人按下控制开关后,数显为0,LE端口应为低电平,当下一个抢答键按下时,数码管显示相应的编号,并且给LE一个高电平,锁存此时的编号。

(4) 利用七段译码管实现第一抢答信号的显示功能。

将4511BP_5V的七段译码输出端分别与数码管的7个端口连接,由于4511BP_5V输出端的电压为5V,而数码管的前向导通电压和开门电流分别为1.66V和5mA,这时4511B_5V与数码管连接时中间需加限流电阻。R=(5-1.66)/(0.005)=668欧姆,限流电阻应小于这个值,设计中去600欧姆。

表1 4511BP_5V的逻辑真值表 输入 LE BI LT D ﹡ ﹡ 0 ﹡ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

3

输出 C B A a b c d e f g 输出 日 熄灭 0 1 2 3 4 5 6 7 8 9 熄灭 熄灭 熄灭 熄灭 熄灭 熄灭 ﹡ ﹡ ﹡ ﹡ ﹡ 1 1 1 1 1 1 1 ﹡ ﹡ ﹡ ﹡ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ﹡﹡ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 01 1 ﹡ ﹡ ﹡ ﹡

抢答电路的电路图见图4.

图4

4. 报警电路

报警电路由蜂鸣器、数字探灯和门电路组成,当数码管显示1、2、3、4、5或6时,4511BP_5V的b、e、f输出端有不同的特性,基于此,加以适当的门电路,可实现出现抢答信号后声音报警的功能;当主持人未发出抢答开始命令但以后抢答信号出现时,利用适当的门电路,可实现对犯规抢答的声光报警;当倒计时电路计时输出为全0时,利用适当的门电路实现倒计时结束的声音报警。报警电路的电路图如图5、图6、图7所示。

图5 抢答信号声音报警电路

图6 倒计时电路报警电路

4

图7 抢答信号犯规灯光报警电路

5. 计分电路

计分电路主要利用74LS190N芯片和数码显示管,实现了计分功能。由于电路原理较为简单,不做详细说明。计分电路的原理图如下。

图8

6. 控制电路

控制电路主要有时钟脉冲输入控制电路、计分组别控制电路、计分控制电路、主持人开关控制电路、抢答信号锁存控制电路。主要控制电路电路图如下。

5

图9 锁存控制电路

图10 计分组别控制电路

图11 计分控制电路

6

三、 课程设计(综合实验)总结或结论

通过本次课程设计,对所学习的数字电路理论有了更加深入的认识,并为复杂电子电路的设计积累了经验。现对实验中出现的问题做一下总结:

1. 在主持人开关清零的瞬间,蜂鸣器会发出短暂的蜂鸣声,原因不详 2. 所设计电路无法对时间间隔较短的抢答信号做出鉴别,甚至会对抢答信号的鉴别产

生误判。

3. 计时电路的显示会出现短暂的错误状态。

4. 计分电路中的加减控制开关和脉冲产生开关可以优化设计为为减分开关和加分开

关。

5. 可以对抢答按钮进行改进,选手按下按钮后立即复位. 四、参考文献

[1] 武林. 电子电路基础实验与课程设计. 北京大学出版社.201301

[2]王连英.基于Multisim10的电子仿真实验与设计.北京邮电大学出版社.201010

7

XMM1X3U765 V S1221222CKX45 V J20J22J21J23J24J25J26J27J28Key = XU3U77Key = Z0J3VCCVCC5V74LS30NU795V112VCCVCCKey = Y109110111Key = QKey = RKey = SKey = TKey = MKey = NKey = OKey = P0VCC74LS30N13121110915141312111091514OAOBOCODOEOFOGOAOBOCODOEOFOGABCD~LT~RBI~BI/RBOABCDVCC7274LS30D71U23A74LS27N80U24A74LS04N0SONALERT200 Hz ~LT~RBI~BI/RBO71263547126VCC5VU28A74LS04NU27A74LS04NU26A74LS04N74LS04N3543267131232671312QAQBQCQD~BO~COQAQBQCQD~BO~COUPDOWNABCD~LOADCLRABCD~LOADCLRUPDOWN151109111454151109111454

ABCDEFG

4161062074UL3S90A4N12474UL4S00A4NU75A155U16R7R8R9R10R11R12R13600Ω600Ω600Ω600Ω600Ω600Ω600Ω78910U33AU31A74LS27N74LS27ND17126DADBDCDD8887J1D21N4148543~EL~BI~LTOAOBOCODOEOFOG1312111091514整体电路图

U34AU32AV0C74LS04N74LS4CN10774LUS8300NU46U47U56U57U6A182274LS27NU5A81074LS30NDCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUE114121120013213174LS30NU44151109ABCDQAQBQCQDABCDQAQBQCQD326715110932672393959697113U7AU8AU974LS04NU781651640169168122U45151109ABCD1ND413484511BP_5V148974LS04N2174LS08NSONALERT200 Hz X2 5 V1274LS10N90U35A74AS32ND51N4148D41N4148D61N41481N414886U2A74LS08N74UL4S10A4N123U42A74LS04NU43A1974LS04NU74A74LS04N140139138U48172171170U58DCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUE13U4A74LS10N1U81R1R2R3R4R5R610kΩ10kΩ10kΩ10kΩ10kΩ10kΩU54QAQBQCQD3267166151109ABCDU55QAQBQCQD3267VCC5VU38A91U37A94 2.5 V74LS30N74LS190NVCC5VU51U5210410574LS190N11674LS08N74LS04NX1130J70U22A74LS00N1154U36AKey = Space79924~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK4~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK1674~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK74LS190N74LS190N74AS32N0183182181U53U61U62194193192U6377DCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUE8

DCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUE1021031761750180179U49151109ABCDQA3QB2QC6QD7CKCK附录

177118178U18747384U16A85U304~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK U12U13ABCDEFGABCDEFG1871860191190U59U50151109ABCDQA3QB2QC6QD7151109ABCDQA3QB2QC6QD74950515253545556575859606162188151109ABCDU60QA3QB2QC6QD7R16R17R18R19R20R21R22600Ω600Ω600Ω600Ω600Ω600Ω600ΩR7283R24R25R26R27R28R29600Ω600Ω600Ω600Ω600Ω600Ω600Ω3536373839404198991001011174~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK4243444546474818910874LS190N74LS190N4~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK4~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLKU29A7674LS190N74LS190NU1474LS48NU1574LS48NU19AVCC706968678274LS04N315VVCC7566656463U20A74LS04NU21A74LS04NU25A74LS04NU66U67205204203U68U71U72216215214U7374LS04NDCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUEDCD_HEX_BLUDECD_HEX_BLUDECD_HEX_BLUEU1074LS192N8U1174LS192NU17VCC3433R153kΩ32C1100nFRSTDISTHRTRICONGND15267483R144kΩ1981970202201U64151109ABCDQAQBQCQD32672092080213212199151109ABCD23262425270VCCVCC5V302829VCCVCC3OUTJ8J9J10J11J12J13J14J155VU65QAQBQCQD3267151109ABCDU69QAQBQCQD3267210151109ABCDU70QAQBQCQD32671194~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLKVCCKey = 1Key = 2Key = 3Key = 45V0LM555CNC210nFKey = 5Key = 6Key = 7VKCeCy = 802002074~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214173CLK4~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK2114~CTEN11~LOAD5~U/D~RCO13MAX/MIN1214CLK74LS190N74LS190N74LS190N74LS190N

本文来源:https://www.bwwdw.com/article/oz1r.html

Top