《电子技术基础》第五版（数字部分）高教版课后答案 - 图文

第一章 数字逻辑习题

1．1 数字电路与数字信号 1.1.2 图形代表的二进制数

010110100

MSB

0 1 2

11 12

LSB （ms）

解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ

占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制

??4

1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 2 （2）127 （4）2.718

解：（2）（127）D=2-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H

1.4 二进制代码

1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3）254.25 解：（43）D=

（01000011）BCD

1.4.3 试用十六进制写书下列字符繁荣 ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43

解：首先查出每个字符所对应的二进制表示的 ASCⅡ码，然后将二进制码转换为十六进制 数表示。

（1）“+”的 ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的 ASCⅡ码为 1000000,(01000000)B=(40)H

(3)you 的 ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的 ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法

7

解: (a)为与非， (b)为同或非，即异或

第二章 逻辑代数 习题解答

2.1.1 用真值表证明下列恒等式

(3) A ??B??AB ??AB （A⊕B）=AB+AB 解：真值表如下 ? ?A B A ??B?0 0 1 1

AB 1 0 0 0

AB 0 0 0 1

A ??B?1 0 0 1

AB +AB 1 0 0 1

0 1 0 1

0 1 1 0

??A(1??BC ) ??ACD ?CDE

??A ??ACD ?CDE

??A ?CD?CDE ??A ?CD ??E

2.1.4 用代数法化简下列各式 (3) ABC B ?C)

??A ?B??A ?B?(A ??B)(A ??B)

1

??B ??AB ??AB

??AB ??B

??A ??B

??AB

(9) ABC D ??ABD ??BC D ??ABCBD ??BC

解： ABC D ??ABD ??BC D ??ABCBD ??BC

?

?

?

????????

??

????????????

??B( A ?C??D)

L ??D( A ?C)

2

(3) L ???A( ??B)(C ??D)

2.2.2 已知函数 L（A，B，C，D）的卡诺图如图所示，试写出函数 L 的最简与或表达式

解： L( A, B, C, D) ??BC D ??BCD ?BC D ??ABD

2.2.3 用卡诺图化简下列个式

（1） ABCD ??ABCD ??AB ??AD ??ABC

3

解： ABCD ??ABCD ??AB ??AD ??ABC

??ABCD ??ABCD ??AB C ?CD ?D??AD B ??B C ?C??ABC D ??D)

( )( ) ( )( ) (

??ABCD ??ABCD ??ABC D ??ABCD ??ABC D ??ABC D ??ABC D

（6） L( A, B, C, D)

(0, 2, 4, 6, 9,13) ?????(1, 3, 5, 7,11,15)

d

?????m

解：

????????????????

L ??A ?D?

（7） L( A, B, C, D)

(0,13,14,15) ?????(1, 2, 3, 9,10,11)

d

?????m

解:

L ??AD ??AC ??AB

4

2.2.4 已知逻辑函数 L ??AB ??BC ?CA ，试用真值表,卡诺图和逻辑图（限用非门和与非 门）表示 解:1>由逻辑函数写出真值表 A 0 0 0 0 1 1 1 1

2>由真值表画出卡诺图

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

L 0 1 1 1 1 1 1 0

3>由卡诺图,得逻辑表达式 L ??AB ??BC ??AC 用摩根定理将与或化为与非表达式

L ??AB ??BC ??AC ??AB ?BC ?AC

4>由已知函数的与非-与非表达式画出逻辑图

5

第三章习题

3.1 MOS 逻辑门电路

3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声 环境下的门电路。 表题3.1.1 逻辑门电路的技术参数表 VOH(min) / V VOL(max)/V VIH (min) / V VIL(max) /V 逻辑门 A 2.4 0.4 2 0.8 逻辑门 B 3.5 0.2 2.5 0.6 逻辑门 C

4.2

0.2

3.2

0.8

表题tpLH3.1./ 3 ns逻辑门电路的技术参数tpHL / ns 表 mW

逻辑门16

A 1 1.2 逻辑门 B 5 6 8

逻辑门 C

10

10

1

解:延时-功耗积为传输延长时间与功耗的乘积,即

DP= tpdPD

根据上式可以计算出各逻辑门的延时-功耗分别为

DP?tPHL

P??????ns

A =

tPLH D = (1 1.2) *16mw=17.6* 10??

12 J=17.6PJ

PD /

-1680

-16802

2

同理得出: DPB =44PJ DPC =10PJ,逻辑门的 DP 值愈小,表明它的特性愈好,所以逻辑门 C 的 性能最好.

3.1.5 为什么说74HC 系列 CMOS 与非门在+5V电源工作时,输入端在以下四种接法下都属

于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输入端接同类与非门的输 出低电压 0.1V; (4)输入端接10kΩ的电阻到地.

解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为:

VOL =0.1V, VIL =1.5V,因此有:

(1) Vi =0< VIL =1.5V,属于逻辑门 0 (2) Vi <1.5V=VIL ,属于逻辑门 0 (3) Vi <0.1

3.1Vi <0.01V< IL

3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式.

?????????

解:图解 3.1.7 所示电路中 L1= AB ,L2= BC ,L3= D ,L4 实现与功能,即 L4=L1 L2 L3,而

L= L4 E ,所以输出逻辑表达式为 L= AB BC D E

3.1.9 图题 3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接到数据传输总 线，D1，D2，……Dn为数据输入端，CS1，CS2……CSn为片选信号输入端.试问:

(1) CS 信号如何进行控制,以便数据D1,D2, ……Dn通过该总线进行正常传输; (2)CS 信号能 否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果 所有 CS 信号均无效,总线处在什么状态?

-724

解: (1)根据图解 3.1.9 可知,片选信号 CS1，CS2……CSn为高电平有效,当 CSi=1

时第 i 个三

态门被选中,其输入数据 被送到数据传输总线上,根据数据传输的速度,分时地给 CS1， CS2……CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.

(2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总 线不能同时既为 0 又为1.

(3)如果所有 CS 信号均无效,总线处于高阻状态.

3.1.12 试分析 3.1.12 所示的 CMOS 电路，说明它们的逻辑功能

（A） （B）

（C）

（D）

解：对于图题 3.1.12（a）所示的 CMOS 电路，当 EN =0 时， TP 2 和 TN 2 均导TN1 通，TP1 和

构成的反相器正常工作，L=

A ，当 EN =1 时， 和 TN2 均截止，无论 A 为高电平还是

TP2

1 1 0 1 A 0 1 高阻 3.1.12（a） L 0 1 0 0

1 0 高阻 1 1 高阻 3.1.12（b） EN A L 0 0 高阻 0 1 高阻 1 0 0 1 1 1 3.1.12（c A L 0 0 1 0 1 0 1 0 高阻 1

1

高阻

3.1.12（d）

将 处 于 截 止 状 态 ， 由 （电 平 。

） 这 相 当于 输 入 端 输 入 高 1 时

3.2.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相器。（ 1）问 驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个 74LS04 门？

解：（1）根据题意，74LS04 为驱动门，同时它有时负载门，负载门中还有 74LS04。 从主教材附录A查出74LS04 和 74ALS04 的参数如下（不考虑符号） 74LS04： IOL(max) =8mA, IOH (max) =0.4mA; IIH (max) =0.02mA. 4 个74LS04 的输入电流为：4IIL(max) =4 ?0.4mA=1.6mA,

4 IIH (max) =4 ?0.02mA=0.08mA

2

-382IIH (max) =2 ?0.02mA=0.04mA。

① 拉电流负载情况下如图题解 3.2.3（a）所示，74LS04 总的拉电流为两部分，即 4 个

74ALS04 的 高 电 平 输 入 电 流 的 最 大 值 4 IIH (max) =0.08mA 电 流 之 和 为 0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉电流，并不超载。 ② 灌电流负载情况如图题解 3.2.3（b）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA. 而 74LS04 能提供 8mA 的灌电流，也未超载。

（2）从上面分析计算可知，74LS04 所驱动的两类负载无论书灌电流还是拉电流均未超

3.2.4

图题3.2.4 所示为集电极门74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输管

-1448

电阻的值。

截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A 试计算上拉

从主教材附录A查得74LS03 的参数为：VOH (min) =2.7V，VOL(max) =0.5V，IOL(max) =8mA.根据 式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4（a）所示，

74LS03 输 出 为 低 电 IIL(total) 平 ，

?

=5 IIL =5 ????0.001mA=0.005mA, 有

Rp(min) =

???V

??0.56K ??-27DD (5 4) mA

OL(max)

???

IOL ???IIL total (8 0.005)

=

-27(max) ( ) V ??V

RP (max) =

VDD ??VoH(min) I ??

=

(5 ??4)V

I

???mA

(0.2 0.005)

=4.9K ??

3.6.7 设计一发光二极管(LED)驱动电路,设 LED 的参数为VF =2.5V, ID =4.5Ma;若VCC =5V,当 LED 发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图.

解:设驱动 电路如图题解 3.6.7 所示,选用 74LSO4 作为驱动器件,它的输出低电平电流 IOL(max) =8mA, VOL(max) =0.5V,电路中的限流电阻 R= V ???V ??V = (5 2.5

??????????v

??444Ω

-27CC F 0.5)

(ma

OLx)

-1667

-1667

4.5mA

ID

第四章 组合逻辑 习题解答

4．1．2 组合逻辑电路及输入波形（A.B）如图题 4.1.2 所示，试写出输出端的逻辑表达式 并画出输出波形。

解：由逻辑电路写出逻辑表达式

L ??AB ??AB ??A B

首先将输入波形分段，然后逐段画出输出波形。

当 A.B 信号相同时，输出为 1，不同时，输出为 0，得到输出波形。

如图所示

4．2．1 试用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于 3 时， 输出为 0；输入大于等于 3 时，输出为 1。

解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简 得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图

1） 设入变量为 A.B.C 输出变量为 L，根据题意列真值表

A B C L -

15440

0 0 0 1 1 1 1

-15440 0 1 1 0 0 1 1

-15440 1 0 1 0 1 0 1

-15440 0 0 1 1 1 1 1

2） 由卡诺图化简，经过变换得到逻辑表达式

L ??A ??BC ??A BC

*

3） 用 2 输入与非门实现上述逻辑表达式

4．2．7 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以 下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用 2 输入与非门设计该表决电路。

解： 1）设一位教练和三位球迷分别用 A 和 B.C.D 表示，并且这些输入变量为 1 时表示同 意，为 0 时表示不同意，输出 L 表示表决结果。L 为 1 时表示同意判罚，为 0 时表示不同意。 由此列出真值表 输入 输出 A 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 C 0 0 1 1 0 0 1 0 1 0 1 0 1 0 D 0 0 0 0 0 0 0 L

-1612

1 1 1 1 1 1 1 1

-16121 0 0 0 0 1 1 1 1

-16121 0 0 1 1 0 0 1 1

-16121 0 1 0 1 0 1 0 1

-16121 0 1 1 1 1 1 1 1

0

2）由真值表画卡诺图

由卡诺图化简得 L=AB+AC+AD+BCD 由于规定只能用 2 输入与非门，将上式变换为两变量的与非——与非运算式

L ??AB AC AD BCD ??AB AC AD B CD

* * * * * * *

增加乘积项使 AC ，使 L ??A* B ??BC ??AC ，修改后的电路如图

4.4.4 试用 74HC147 设计键盘编码电路，十个按键分别对应十进制数 0～9，编码器的输出 为 8421BCD 码。要求按键 9 的优先级别最高，并且有工作状态标志，以说明没有按键按下和 按键 0 按下两种情况。 解：真值表

电路图

4.4.6 用译码器74HC138 和适当的逻辑门实现函数 F=. 解：将函数式变换为最小项之和的形式

F=

=

将输入变量 A、B、C分别接入 、 、 端，并将使能端接有效电平。由于 74HC138 是低电平有效输出，所以将最小项变换为反函数的形式

L =

在译码器的输出端加一个与非门，实现给定的组合函数。

4.4.14 七段显示译码电路如图题 4．4．14（a）所示，对应图题 4．4，14（b）所示输人波 形，试确定显示器显示的字符序列

解：当 LE=0 时，图题 4，4。14（a）所示译码器能正常工作。所显示的字符即为 A2A2A1A 所表示的十进制数，显示的字符序列为 0、1、6 、9、4。当 LE 由 0 跳变 1 时，数字 4 被锁 存，所以持续显示 4。

4.4.19 试用 4 选 1 数据选择器 74HC153 产生逻辑函数LA B C ?????m(1, 2,6,7) .

( , , )

-1380

列出真值表如下。

__

1

解：74HC153 的功能表如教材中表解 4.4.19 所示。根据表达式

将变量 A、B 分别接入地址选择输入端 、 ，变量 C 接入输入端。从表中可以

--874S 874S

0

1

看出输出 L 与变量 C 之间的关系，当 AB=00 时，L＝C，因此数据端 I接 C；当 AB=01

0

__

2

3

时，C I接C；当 AB 为 10 和 11 时，L 分别为 0 和 1，数据输I 和 I 分 L= , 入端

别接 0 和 1。由此可得逻辑函数产生器，如图解 4.4.19 所示。

输入 输出 A B C L 0 0 0 0 0 0 1 1 L=C 0 1 0 __ L ?C?1 ?0 1 1 0

0

1 0 0

1

0

1 0 1 0

1 1 0 1

1 1 1 1

4.4.21 应用 74HC151 实现如下逻辑函数。 解：1. F ??ABC ??ABC ??ABC ??m4 ??m5 ??m1

D1=D4=D5=1,其他=0 2.

4，4．26 试用数值比较器 74HC85 设计一个 8421BCD 码有效性测试电路，当输人 为 8421BCD 码时，输出为 1，否则为 0。

解：测试电路如图题解 4．4．26 所示，当输人的 08421BCD 码小于 1010 时，FA ＜B 输出为 1，否则 0 为 0。 1

4．4．31 由 4 位数加法器 74HC283 构成的逻辑电路如图题 4。4．31 所示，M 和 N 为控制端，试分析该电路的功能。

解：分析图题 4．4，31 所示电路，根据 MN 的不同取值，确定加法器 74HC283 的输入端 B3B2B1B0 的值。当 MN＝00 时，加法器 74HC283 的输人端 B3B2B1B0＝

-232

0000，则加法器的输出为 S＝I。当 MN＝01 时，输入端 B3B2B1B0＝0010，加法

器 的所 输示 出。 S ＝ I ＋ 2 。 同 理 ， 可 分 析 其 他 情 况 ， 如 表 题 解 4 ． 4 ． 31

该电路为可控制的加法电路。

第六章 习题答案

6.1.6 已知某时序电路的状态表如表题 6．1，6 所示，输人为 A，试画出它的状态图。如果 电路的初始状态在 b，输人信号 A 依次是 0、1、0、1、1、1、1，试求其相应的输出。

解：根据表题 6。1．6所示的状态表，可直接画出与其对应的状态图，如图题解 6．1。6（a） 所示。当从初态 b 开始，依次输人 0、1、0、1、1、1、1信号时，该时序电路将按图题解6， 1．6（b）所示的顺序改变状态，因而其相应的输出为 1、0、1、0、1、0、1。

6.2.1 试分析图题 6。2．1（a）所示时序电路，画出其状态表和状态图。设电路的初始状态

-1544

为 0，试画出在图题 6．2．1（b）所示波形作用下，Q和z的波形图。

解：状态方程和输出方程：

6.2.4 分析图题6．2。4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状 态表和状态图。

解：激励方程

状态方程

输出方程

Z=AQ1Q0

状态方程

输出方程

根据状态方程组和输出方程列出该电路的状态表，如表题解 6，2，5所示，状态图如图题解 6。2．5所示。

-232

6.3.1 用 JK 触发器设计一个同步时序电路，状态表如下

-1366

解：所要设计的电路有4个状态，需要用两个 JK 触发器实现。

（1）列状态转换真值表和激励表

由表题 6。3．1所示的状态表和 JK 触发器的激励表，可列出状态转换真值表和对各触发器 的激励信号，如表题解 6．3。1所示。

（2）求激励方程组和输出方程

由表题解 6．3．1 画出各触发器 J、K 端和电路输出端 y 的卡诺图，如图题解 6．3．1（a） 所示。从而，得到化简的激励方程组

输出方程 Y=Q1Q0 Q1Q0A

由输出方程和激励方程话电路

本文来源：https://www.bwwdw.com/article/ou93.html