武汉大学2016DSP复习资料

DSP复习资料

第一章 绪论

1、什么是DSP，DSP的两层含义 ？

DSP侠义理解为数字信号处理器，广义理解为数字信号处理方法。 2、比较DSP、CPU和MCU，DSP和通用处理器结构有什么不同？ 通用CPU：微型计算机中央处理器 MCU：单片机微型计算机

DSP：可编程的数字信号处理器

DSP采用哈弗结构 通用处理器 采用冯诺依曼结构

3、掌握冯偌伊曼结构、哈佛结构以及改进的哈佛结构的区别及联系？

冯·诺依曼结构：其程序代码和数据共用一个公共的存储空间和单一的地址与数据总线，取指令和取操作数只能分时进行。

哈佛结构：将程序代码和数据的存储空间分开，各有自己的地址总线与数据总线。

改进的哈佛结构：为了进一步提高信号处理的效率，在哈佛结构的基础上，又加以改进，使得程序代码和数据存储空间之间也可以进行数据的传送。 4、简述数字信号处理与模拟信号处理相比的优越性？

数字信号处理是采用计算机或数字信号处理器（DSP）和专用集成电路（ASIC）等专用处理设备，具有灵活、高速与高精度的优点，数字信号处理具有抗干扰强、设备尺寸小、造价低、效率高、能耗低等突出优点，这些都是模拟信号处理技术与设备所无法比拟的。 5、DSP芯片的结构特点？

改进的哈佛结构、多总线结构、流水线技术、多处理单元、特殊的DSP指令、指令周期短、运算精度高、丰富的外设、功耗低。 6、DSP芯片的分类？

按照DSP的用途，可分为通用型DSP芯片和专用型DSP芯片。按数的不同表示方法，将DSP分为两种类型：一种是定点DSP，另一种是浮点DSP。 7、了解做DSP方面公司？ 【重点知识】 1、DSP芯片内部采用哈佛结构,这种结构将程序空间和数据空间分开,允许同时取来自程序存储器的指令和数据存储器的数据。

2、改进的哈佛结构允许指令存储在高速缓冲存储器中，执行此指令，不需要再从存储器中读取指令，节约了一个指令周期的时间。

3、TMS320C54x内部有P、C、D、E等4条总线，每条总线又包括地址总线和数据总线。可以在一个机器周期内从程序存储器取1条指令，从数据存储器读2个操作数和向数据存储器写1个操作数。 4、一般而言，一个具有四级流水线的DSP芯片执行一条指令，是将指令分为取指 、 译码 、 取操作数、 执行 四个阶段。

5、TMS320C54xDSP的FIR指令专门用于系数对称的有限冲激响应滤波器算法（请写全称），LMS指令用于自适应滤波器算法（请写全称）。

6、选择DSP芯片应考虑_运算速度、硬件资源、运算精度、 功耗、开发工具、价格等主要因素，其它如封装形式、质量标准、供货情况和生命周期也应顾及。

7、TI公司目前常用的DSP芯片归纳为三大系列：即TMS320C2000系列（包括

TMS320C20x/C24x/C28x ）、TMNS320C5000系列（包括TMS320C54x/C55x）、 TMS320C6000系列（包括_TMS320C62x/C67x/C64x）。

8、目前世界上生产通用DSP的厂家主要有哪几家？（请至少说出4个）

主要厂家有TI公司、AD(美国模拟器件Analog Devices)公司、Lucent公司、Motorola公司和LSI Logic公司。

9、请说出衡量DSP芯片运算速度的性能指标？（至少3种）

DSP芯片的运算速度、DSP芯片的运算精度、片内硬件资源、DSP芯片的功耗、DSP芯片的开发工具、DSP芯片的价格。 10、请画出4级流水线操作图。

11、典型的DSP系统应包括 抗混叠滤波器、 数据采集 A/D 转换器、数字信号处理器 DSP、D/A转换器和低通滤波器等。

12、DSP系统的设计过程可分为算法研究与优化、DSP芯片及外围芯片的确定、软硬件设计阶段、硬件和软件调试阶段 、系统集成与测试阶段5个阶段。

第二章 TMS320C54x的硬件结构

1、DSP硬件结构特点？ c54x的内部结构？

TMS320C54x DSP采用先进的修正哈佛结构和8总线结构 P19 2、c54xCPU部分的结构特点？

(1) 先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。

(2) 40位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器和2个独立的40位累加

器。 (3) 17×17位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算。

(4) 比较、选择、存储单元(CSSU)，用于加法/比较选择。

(5) 指数编码器，可以在单个周期内计算40位累加器中数值的指数。

(6) 双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)。 3、掌握c54x总线特点，由几种类型的总线组成，每种类型的总线的数量和名称。 C54x DSP片内有8条16位的总线，即4条程序/数据总线和4条地址总线。这些总线的功能如下：

(1) 程序总线(PB)。传送取自程序存储器的指令代码和立即操作数。

(2) 数据总线(CB、DB和EB)。将内部各单元(如CPU、数据地址生成电路、程序地址生成电路、在片外围电路及数据存储器)连接在一起。其中，CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。

(3) 4个地址总线(PAB、CAB、DAB和EAB)传送执行指令所需的地址。

C54x DSP可以利用两个辅助寄存器算术运算单元(ARAU0和ARAU1)，在每个周期内产生两个数据存储器的地址。

4、 C54X DSP具有2个40位的累加器，累加器构成？累加器A和B的差别？

累加器又叫目的寄存器，它的作用是存放从ALU或者乘法器/加法器单元输出的数据

累加器A和B的差别仅在于累加器A的31～16位可以作为乘法器的一个输入。 5、 C54x 内部乘法器单元的输入端的数据来源？

6、C54x的算术逻辑单元ALU单元的输入端的数据来源？ ALU的X输入端的数据为以下2个数据中的任何一个:

(1) 移位器的输出(32位或16位数据存储器操作数或者经过移位后累加器的值)； (2) 来自数据总线(DB)的数据存储器操作数。

ALU的Y输入端的数据是以下3个数据中的任何一个: (1) 累加器(A)或(B)的数据；

(2) 来自数据总线(CB)的数据存储器操作数； (3) T寄存器的数据。

7、桶形移位器的操作，移位位数？ 移位数可以用以下方式定义： 用一个立即数(-16～15)表示。

用状态寄存器ST1的累加器移位方式(ASM)位表示，共5位，移位数为-16～15。 用T寄存器中最低6位的数值(移位数为-16～31)表示。 9、 CPU状态和控制寄存器？

C54x DSP有三个状态和控制寄存器： (1) 状态寄存器0(ST0)； (2) 状态寄存器1(ST1)；

(3) 处理器工作模式状态寄存器(PMST)。 （1）掌握ST0中DP的位数和计算方法。

数据存储器页指针。这9位字段与指令字中的低7位结合在一起，形成一个16位直接寻址存储器的地址，对数据存储器的一个操作数寻址。如果ST1中的编辑方式位CPL=0，上述操作就可执行。DP字段可用LD指令加载一个短立即数或者从数据存储器对它加载

（2）掌握ST1中CPL位作用。

直接寻址编辑方式位。CPL指示直接寻址时采用何种指针 (1) CPL=0：选用用数据页指针(DP)的直接寻址方式 (2) CPL=1：选用堆栈指针(SP)的直接寻址方式

（3）掌握ST1中INTM位作用。

中断方式位。INTM从整体上屏蔽或开放中断 (1) INTM=0 开放全部可屏蔽中断 (2) INTM=1 关闭所有可屏蔽中断

SSBX指令可以置INTM为l，RSBX指令可以将INTM清0。当复位或者执行可屏蔽中断(INR指令或外部中断)时，INTM置1。当执行一条RETE或 RETF指令(从中断返回)时，INTM清 0。INTM不影响不可屏蔽的中断(RS 和NMI

)。INTM位不能用存储器写操作来设置

（4）掌握PMST寄存器各状态位的功能？MP/MC、OVLY位，DROM位的作用 MP/MC

中断方式位。INTM从整体上屏蔽或开放中断 (1) INTM=0 开放全部可屏蔽中断 (2) INTM=1 关闭所有可屏蔽中断

SSBX指令可以置INTM为l，RSBX指令可以将INTM清0。当复位或者执行可屏蔽中断(INR指令或外部中断)时，INTM置1。当执行一条RETE或 RETF指令(从中断返回)时，INTM清 0。INTM不影响不可屏蔽的中断(RS 和NMI

)。INTM位不能用存储器写操作来设置

OVLY

RAM重复占位位。OVLY可以允许片内双寻址数据RAM块映射到程序空间。OVLY位的值为 (1) OVLY=0：只能在数据空间而不能在程序空间寻址在片RAM

(2) OVLY=l：片内RAM可以映像到程序空间和数据空间，但是数据页0(00h～7Fh)不能映像到程序空间

DROM

数据ROM位。DROM可以让片内ROM映像到数据空间。DROM位的值为 (1) DROM=0：片内ROM不能映像到数据空间 (2) DROM=1：片内ROM的一部分映像到数据空间

9、掌握c54x 存储空间的分配？一共多少千字？192K有那几部分组成？程序、数据、I/O空间

10、TMS320C5402能够寻址的程序存储器容量？1024k 11、片内外设

片内外设是指集成在DSP芯片内部的扩展功能模块，包括时钟发生器、中断、定时器、主机接口、串行口等。

12、中断系统。中断是由硬件驱动或者软件驱动的信号。中断信号使C54x DSP暂停正在执行的程序，并进入中断服务程序(ISR)。 中断分类

(1) 第一类是可屏蔽中断。这些都是可以用软件来屏蔽或开放的硬件和软件中断。C5402只使用14个可屏蔽中断。对C5402来说，这14个中断的硬件名称为：

① INT3～INT0。② BRINT0、BXINT0、BRINT1和BXINT1(串行口中断)。③ TINT0、TINT1(定时器中断)。④ HPINT(主机接口)DMAC0～DMAC5。

(2) 第二类是非屏蔽中断。这些中断是不能够屏蔽的，C54x对这一类中断总是响应，并从主程序转移到中断服务程序。 中断响应过程

(1) 接受中断请求。 (2) 应答中断。

(3) 执行中断服务程序(ISR)。 (4) 保存中断上下文

中断向量表是如何重新定位的。

在C54x DSP中，中断向量地址是由PMST寄存器中的IPTR(中断向量指针9位)和左移2位后的中断向量序号(中断向量序号为0～31，左移2位后变成7位)所组成。 【重点知识】

1、请写出TMS320C54xDSP 8条总线的英文简称。PB、CB、DB和EB、PAB、CAB、DAB和EAB

2、程序总线传送取自程序存储器的指令代码和立即操作数。

3、请说明TMS320C54xDSP的CPU执行下列读写操作时分别用到哪些总线？ (1)程序写 EB、PAB (2)单数据读 DB、DAB

(3)双数据读／系数读 CB、DB、PB、CAB、PAB (4)外设读 DB、DAB (5)外设写 EB、EAB

4、TMS320C54xDSP的3组数据总线CB、DB和EB中，CB和DB传送读到数据存储器的操作数，EB传送写到存储器的数据。

5、C54xDSP利用两个辅助寄存器算术运算单元ARAU0和ARAU1在每个周期内产生两个数据存储器的地址。

6、C5402采用双电源供电，共内核电源电压为1.8V，IO电源电压为3.3V。

7、C5402芯片共有20个地址引脚，可寻址1M字的外部程序空间、 ______字的外部数据空间和______字的外部IO空间。

8、TMS320C54x芯片都有2个通用的IO引脚，分别为BIO和XF。

本文来源：https://www.bwwdw.com/article/otrt.html