数字电子技术复习题

数字电子技术复习题

一、选择题

1.与十进制数（53.5）10等值的数或代码为（ ）

A.(11010011.0101)8421BCD B.(36.8)16 C.(110101.1)2 D.(55.4)8 2.在下列一组数中，数值与(10001001)8421BCD相等的数是( )

A. (88)10 B. (1010111)2 C. (130)8 D. (59)16 3.数值[375]10与下列哪个数相等。 ( )

A．[111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4.用8421码表示的十进制数45，可以写成_______ ( )

A．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 5.下列逻辑等式中不成立的是（）

A．A+BC=（A+B）（A+C） B．AB?AB?AB?1 C．A?B?AB?1 D．AAB?AB 6.和逻辑式A?ABC 相等的是( )

A、ABC B、1+BC C、A D、A?BC

7.根据反演规则，F?A?C??C?DE??E的反函数为______ （ ）

A. F?[AC?C(D?E)]?E B. F?AC?C(D?E)?E

??C. F?(AC?CD?E)?E D. F?AC?C(D?E)?E 8.逻辑表达式ABCD的逻辑相邻项有_____个。 （ ）

A.1 B.2 C. 3 D.4

9.在利用卡诺图进行逻辑表达式化简时，4个最小项合并成一项时可以消去_____个变量。

A.1个 B.2个 C.3个 D.4个 10.下列逻辑等式中不成立的是？（ ）

A．A+BC=（A+B）（A+C） B．AB?AB?AB?1 C．A?B?AB?1 D．AAB?AB 11.标准与或式是由_________构成的逻辑表达式 ( )

A.与项相或 B.最小项相或 C.最小项相与 D.或项相与 12.在下列各组变量取值中，能使函数F（A，B，C）=∑m(0.1.2.4.6)的值为1的是（ ） A.110 B.101 C.011 D.111

13.欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ ） A、5 B、6 C、8 D、43 14.逻辑函数Y=ABC+A+B+C的最简与或形式为（）

A. 已是最简与或形式 B.0 C.1 D.A+B+C

15. 逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ ） A.A+B+C B. A+B C. B+C D. B+AC 16. 函数F=A（A⊙B）的结果是( )。

A.AB B. AB C.AB D. AB

17.在下列四个逻辑函数表达式中，哪个是最小项表达式（）

A．Y(A,B)?AB?AB B. Y(A,B,C)?ABC?ABC?BC C. Y(A,B,C)?A?B?C?ACB?ABC?ABC D. Y(W,Q)=WQ+W’ 18．逻辑函数F(A,B,C) = AB+B C+AC的最小项标准式为（ ）

A、F(A,B,C)=∑m(0,2,4) B、F(A,B,C)=∑m(1,5,6,7) C、F(A,B,C)=∑m (0,2,3,4) D、F(A,B,C)=∑m(3,4,6,7)

19.在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后

( )

A．乘积项个数越少B．实现该功能的门电路少C．该乘积项含因子少D．实现该功能的

门电路越多

20.已知逻辑变量A、B、F之间的关系用下图所示的电路图表示，则F与A、B的逻辑关系是( )。

A

B F

A. F=AB B. F?A?B C. F=A⊙B D. F=A+B 21.表达式A+BC与下列哪个表达式是相等的( ) A .A+B B.A+C C.(A+B)(A+C) D.B+C

22. 四选一数据选择器的输出表达式F?D0(A1A0)?D1(A1A0)?D2(A1A0)?D3(A1A0)，若用该数据选择器实现F?A1,则D0～D3 的取值为( ) A.D0=D1=1，D2=D3=0 B.D0=D1=0，D2=D3=1 C.D0=D2=D3=D4=1 D.D0=0，D2=D3=D4=1

23. 8—3线优先编码器（74LS148）中，8条输入线I7~I0为11010101时，优先级最高为I7线，最低为I0线，则则输出

Y2Y1Y0的逻辑电平是（ ）

A. 000 B. 010 C. 101 D. 111

24. 八选一数据选择器74LS151组成电路如图所示，该电路实现的逻辑函数是Y=___ A. ABC?ABC?ABC?ABC B. ABC?ABC C. BC?ABC D. AB+BC+AC

25.电路如图2所示，输出F的表达式为（ ）

A.F=A+B+C B.F=ABC C. F?A?B?C D. F?ABC

26. 下面哪种触发器的输出仅受CLK信号跳变前瞬间输入信号的影响（ ） A.主从SR触发器 B. 脉冲的JK触发器 C.电平触发的JK触发器 D. 边沿触发的D触发器

27. 对一个确定的时序逻辑电路，下列哪一项不能确定（ ） A．驱动方程 B.状态转换表 C. 初始状态 D. 有效状态个数 19. 四个触发器组成的环行计数器最多有多少个有效状态（ ） A.4 B. 6 C. 8 D. 16

28.M进制计数器状态转换的特点是：设定初态后，每来几个计数脉冲CP，计数器重新回到初态（ ）

A． M-1 B. M+1 C. M D. 2M

29.根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种( )

A．加法、减法及加减可逆 B.同步和异步 C. 二、十和N进制 D. 摩尔型和米里型

nn+1

30.在同步工作条件下，JK触发器的现态Q =1，要求Q =1，则应使（ ） A. J=×，K=0 B. J=0，K=× C. J=1，K=× D. J=K=1 31. 在同步工作条件下，JK触发器的现态Q =0，要求Q =0，则应使（ ） A. J=×，K=0 B. J=0，K=× C. J=1，K=× D. J=K=1

n+1

32. 同步时序逻辑电路下图所示，则次态方程Q为( )

nnA?QA?QA. B.

nn+1

&C.A?Q D.A?Q

nn A CPT Q Q33. 将三角波变换为矩形波，需选用（ ）

A.多谐振荡器 B.施密特触发器 C.双稳态触发器 D.单稳态触发器 34.555定时器构成施密特触发器时，其回差电压为（ ）

A．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 35. 某计数器的状态转换图下图所示，其计数的容量为（ ） A． 八 B. 五 C. 四 D. 三

111 000 001 010 110 101

100 011 二、填空题

1. 比较两个一位二进制数A和B，当A=B时输出F=1，则F的表达式是 。 2.若一个三位十进制数 8421BCD 码是 100100100011, 则它的余3BCD码 。 3. 将2013个“1”同或起来得到的结果是 。 4.将2013个“1”异或起来得到的结果是 。

5. 三态门的三种状态分别为：高电平、低电平和 。 6. 数字电路按照是否有记忆功能通常可分为哪两类 7. D触发器，当D与 相连时，转化为Tˊ触发器。

8. 根据最小项的性质，任意两个不同的最小项之积应为 。 9. 触发器接收输入信号之后的状态叫做 ，用Qn+1表示。

10. 由与非门构成的基本RS触发器若S=R=1,则次态Q= 。 11. 设计一个8421BCD码加法计数器，至少需要_________个触发器。 12. 一个T触发器，在T=1时，加上时钟脉冲，则触发器 。 13.将 8421BCD码数10010111改为十六进制数是 。

14. 加法器分为半加器和全加器，其中半加器的半加进位Ci的表达式是 。 15.对于n个变量，构成最小项的个数为________。

16. 函数F?A?B?C?D?E的反函数F是________________。

17．对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是 18. 如果用触发器构成五十九进制计数器,至少需要 个触发器。

n+1

19. JK触发器若J=K=1,则次态Q=_

20. J－K触发器有保持、清0、置1和 四种工作状态。 21. 同步RS触发器特性方程为

22. M片N进制计数器串联后，最大计数容量为 。

23.在工作速度要求较高时,在同步和异步计数器两者中，应选用

n+1

三、化简题

1.用公式法将逻辑函数化简成为最简与或式：

____ABC?AB?ABC

2.用公式法将逻辑函数化简成为最简与或式：

ABC?ABC?ABC?ABC

3. 用图形法将函数化简成为最简与或式：

____________Y?ABC?AD?BD?CD?AD?AC

4. 用图形法将函数化简成为最简与或式：

Y?ABCD?AB?BC?ABD?BCD

5. 用图形法将具有约束条件的函数化简成为最简与或式：

F(A,B,C,D,)=∑m(1,2,4,12,14)+ ∑d(5,6,7,8,9,10)

6. 用图形法将具有约束条件的函数化简成为最简与或式：

F(A,B,C,D,)=∑m(0,2,3,4,5,6,11,12)+ ∑d(8,9,10,13,14,15)

四、作图题

1、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0

Q Q RSQ& & S

R

Q

2、设边沿JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。

123456CPJK

Q3、画出触发器在如图所示输入信号作用下的工作波形。假定触发器的初始状态为0

Q Q CP D S

S 1D C1 R RD Q

SD D CP RD

Q

五、分析题

1．分析如图所示的组合逻辑电路，写出输出F的最简\与或\式，列出其真值表并指出电路的功能。

≥1 ≥1 A

● ○ ≥1 ○ ● ○ Y1

≥1 B

● ○

2．分析如图所示的组合逻辑电路，写出输出F的最简\与或\式，列出其真值表并指出电路的功能。

& & A

● ○ & ○ ● ○ Y1

& B

● ○

3．分析下图所示电路，画出状态转换图，并指出是几进制计数器。

● Q0 Q1 Q2 Q3 ○＞ CP0 74290 CP

○＞ CP1 S9A S9B R0A R0B 0 0

4．分析下图所示电路，画出状态转换图，并指出是几进制计数器。

CP

Q0 Q1 Q2 Q3 ○＞ CP0 74290 ○＞ CP1 S9A S9B R0A R0B 0 0

5．分析下图所示时序电路，画出状态转换图，并简述功

FF0 1 1J ○> C1 FF1 Q0 ● FF2 Q1 1J ○> C1 ○ 1J ○> C1 Q2 CP 1 1K ○ 1 1K 1 1K ○ _ Q2

6．分析下图所示时序电路，画出状态转换图，并简述功

1 & 1D ＞ C1 Q0 1D ＞ C1 Q1 1D ＞ C1 Q2 ○ ○ ○ Q0 Q1 FF1 ● Q2 FF2 CP

FF0 ●

六、设计题

1. 用3线/8线译码器74138和若干个与非门实现一个奇偶校验电路，要求当输入是奇数个1时，输出为1，列出具体设计过程

○ ○ ○ ○ ○ ○ ○ ○ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 STB STC STA ○ ○ 2. 用数据选择器74153和若干个门电路实现一个三变量多数选择电路，要求当输入达到或超过2个1时，输出为1，列出具体设计过程。

Y 74LS153 D3 D2 D1 D0 A1 A0 ST O0 o

3.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。

nnQn2Q1Q0的状态转换图为：

000 ? 001 ?011 ? ? 100 ? 110 ? 111

4.试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如下图所示。

000 /001 /0 010 /0 /1 /0 101 011 /0 100 nnnQ2Q1Q0

5.利用两片74161级联构成100进制计数器，写出分析步骤，画出相应电路连线图。

Q0 Q1 Q2 Q3 CO CTP CTT CP Q0 Q1 Q2 Q3 CO CTP CTT CP 74161 D0 D1 D2 D3 LD CR 74161 D0 D1 D2 D3 LD CR

6.利用两片74161级联构成180进制计数器，写出分析步骤，画出相应电路连线图。

Q0 Q1 Q2 Q3 CO CTP CTT CP Q0 Q1 Q2 Q3 CO CTP CTT CP 74161 D0 D1 D2 D3 LD CR 74161 D0 D1 D2 D3 LD CR

7.利用两片74290级联构成60进制计数器，写出分析步骤，画出相应电路连线图。

Q0 Q1 Q2 Q3 ○＞ Q0 Q1 Q2 Q3 ○＞ CP1 74290 CP1 74290 ○＞ CP0 S9A S9B R0A R0B ○＞ CP0 S9A S9B R0A R0B

本文来源：https://www.bwwdw.com/article/oggv.html