昆明理工大学微机原理2013 期末复习题100

单项选择题

从8086CPU的内部结构上看，其是由（）两部分组成

A 、 控制器和20位物理地址加法器 B 、 运算器和总线接口 C 、 执行单元和总线接口单元 D 、控制器和运算器

通常高速缓存是由快速( )组成

A 、 SRAM B 、 DRAM C 、 EEPROM D 、 Flash

8086/8088 CPU的引脚中，接有硬中断信号的引脚有（ ）。

A 、15个 B 、8个 C 、2个 D 、1个

8086执行指令 MOV AL，[BX]，其中BX=2041H时，BHE和A0的输出是（ ）。

A 、0，0 B 、0，1 C 、1，0 D 、1，1

如数据段定义中有： VAR DW 1，2，3，4

在汇编时VAR分配的偏移地址是0075H，则偏移地址为0079H的单元

中的内容是（ ）。

A 、00H B 、01H C 、02H D 、03H

SP的作用是用来指示（ ）。

A 、 栈顶元素的有效地址 B 、 下一条要执行指令的地址 C 、 下一条要取的指令的地址 D 、 栈底元素的有效地址

下列指令中，能完成将AL寄存器清零的有（ ）条。

CMP AL，AL ； SUB AL，AL ； XOR AL，AL ； MOV AL，0

A 、1 B 、2 C 、3 D 、4

若256KB的SRAM具有8条数据线，那么它具有( )地址线。

A 、 10 B 、 18 C 、 20 D 、 32

8086的内存空间和I/O空间是（ ）。

A 、单独编址的，分别是1MB和64KB B 、单独编址的，都是1MB C 、统一编址的，都是64KB D 、统一编址的，都是1MB

下列指令中不会改变指令指针寄存器内容的是（ ）。

A 、MOV B 、JMP C 、CALL D 、RET

下列几种常用芯片中，可接管总线控制数据传送的是（

A 、定时器/计数器芯片 B 、串行接口芯片 C 、并行接口芯片 D 、DMA控制器芯片

规格为4096×8的存储芯片4片，组成的存储体容量为( )。A 、 4KB B 、 8KB C 、 16KB D 、 32KB

十进制负数 –38的八位二进制补码是（ ）

A 、01011011B

）。

B 、11011010B C 、11011011B D 、01011010B

若已知[X]原=10010101B，[Y] 原=01001010B，则[X – Y ]补=（ ）。

A 、10100001B B 、11011111B C 、10100000B D 、溢出

在堆栈内，有效地址为2500H到2505H单元内依次存放10H、20H、30H、40H、50H、60H六个数，已知SP=2502H，执行POP BX指令后，有（ ）。

A 、SP=2502H，BX=1020H B 、SP=2504H、BX=4030H C 、SP=2504H，BX=3040H D 、SP=2500H，BX=2010H

当采用(

)输入操作时，除非计算机等待，否则无法传送数据给计算机。

A 、 程序查询方式 B 、 中断方式 C 、 DMA方式

8086CPU有20条地址线，可直接寻址1MB的内存地址空间，这1MB的存储器分成两个512KB的存储体——“偶存储体”和“奇存储体”，在全译码的情况下，“偶存储体”和“奇存储体”分别用_________来选通。

A ．A0

B ．BHE ，A0

C ．A0，BHE D ．ALE

CPU与I∕O设备间传送的信号有( )。

A 、数据信息 B 、控制信息 C 、状态信息 D 、以上三种都是

8086/8088复位后从（ ）地址处开始执行程序

A 、00000H B 、FFFF0H C 、FFFFFH D 、FFF0H

----------

下面有关MN/MX的叙述正确的是（ ）

A、是工作模式选择信号，由CPU产生，为高电平时CPU工作在最小 模式，为低电平时，CPU工作在最大模式

B、是工作模式选择信号，由CPU产生，为低电平时CPU工作在最小 模式，为高电平时，CPU工作在最大模式

C、是工作模式选择信号，由外部输入，为低电平时CPU工作在最小模 式，为高电平时，CPU工作在最大模式

D、是工作模式选择信号，由外部输入，为高电平时CPU工作在最小模 式，为低电平时，CPU工作在最大模式

在8255A中可以进行按位置位/复位的端口是（ ）。

A 、 端口A B 、 端口B C 、 端口C

本文来源：https://www.bwwdw.com/article/oeld.html