CML、PECL 及LVDS 间的互相连接

CML、PECL 及LVDS 间的互相连接

王险峰 译 简介：

随着高速数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来 越重要。低功耗及优异的噪声性能是要解决的主要问题。芯片间互连通常有三种接口：PECL （Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML （Current Mode Logic）。在设计高速数字系统时，人们常会遇到不同接口标准IC 芯片间的

连接，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以 知道如何进行直流偏置，接什么样的负载。该文章正是针对该问题展开讨论，作为例子，文 中列举了一些MAXIM 公司的产品。 1. PECL接口

PEL 是有ECL标准发展而来，在PECL电路中省去了负电源，较ECL 电路更方便使用。PECL 信号的摆幅相对ECL 要小，这使得该逻辑更适合于高速数据的串性或并行连接。PECL 标准最

初有MOTOROLA 公司提出，经过很长一段时间才在电子工业界推广开。 1.1. PECL接口输出结构

PECL 电路的输出结构如图1 所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50Ω至VCC-2V 的电平上，如图1 中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V， OUT+与OUT-输出电流为14mA。PECL 结构的输出阻抗很低，典型值为4~ 5 Ω，这表明它有很

强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致

信号时域波形的振铃现象。

1.2. PECL接口输入结构

PECL 输入结构如图2 所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压 需偏置到VCC-1.3V，这样允许的输入信号电平动态最大。MAXIM 公司的PECL 接口有两种形式

的输入结构，一种是在芯片上已加有偏置电路，如MAX3867、MAX3675，另一种则需要外加

直

流偏置。

表一中给出了MAXIM 公司PECL 接口输入输出的具体电气指标。

在5V和3.3V供电系统中，PECL接口均适用，3.3V供电系统中的PECL常被称作低压PECL， 简写为LVPECL。

在使用PECL 电路时要注意加电源去耦电路，以免受噪声的干扰，同时输出采用交流还 是直流耦合对负载网络的形式将会提出不同的需求。 2. CML 接口

CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少 了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。 2.1. CML接口输出结构

CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如图3 中所示， 输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源 典型值为16mA，假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为 Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输

出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML 输出共模 电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图4。

2.2. CML接口输入结构

CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如图5 所 示，MAXIM 公司的CML 输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差

分放大器。

表二以MAX3831、MAX3832 为例列出了CML 器件的输入输出技术参数

注：MAXIM不同产品CML输入灵敏度不同，如MAX3875、MAX3876。

3. LVDS接口

LVDS 用于低压差分信号点到点的传输，该方式有三大优点，从而使得它更具有吸引力。 A) LVDS 传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。 这一特征使它适合做并行数据传输。B) LVDS 信号摆幅小，从而使得该结构可以在2.4V 的低

电压下工作。C) LVDS 输入单端信号电压可以从0V 到2.4V 变化，单端信号摆幅为400mV，这

样允许输入共模电压从0.2V 到2.2V范围内变化，也就是说LVDS 允许收发两端地电势有±1V 的落差。

3.1. LVDS接口输出结构

MAXIM 公司LVDS 输出结构在低功耗和速度方面做了优化，电路如图6 所示。电路差分输 出阻抗为100Ω，表三列出了其他一些指标。

3.2. LVDS接口输入结构

LVDS 输入结构如图7 所示，输入差分阻抗为100Ω，为适应共模电压宽范围内的变化， 输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一

个SCHMITT触发器。SCHMITT 触发器为防止不稳定，设计有一定的回滞特性，SCHIMTT 后级是

差分放大器。

表三总结了MAXIM公司LVDS输入与输出技术指标（MAX3831，MAX3832，MAX3880，MAX3890， MAX3885）

表格3. LVDS输入与输出参数

4. 接口的连接

4.1. CML到CML的连接

CML 到CML 之间连接分两种情况，当收发两端的器件使用相同的电源时，CML 到CML 可 以采用直流耦合方式，这时不需加任何器件；当收发两端器件采用不同电源时，一般要考虑 交流耦合，如图8 中所示，注意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情 况出现时，接收端差分电压变小。

4.2. PECL到PECL的连接

PECL 到PECL 的连接分直流耦合和交流耦合两种形式，下面分别介绍： 4.2.1. 直流耦合情况

PECL 负载一般考虑是通过50Ω接到Vcc-2V 的电源上，一般该电源是不存在的，因此通 常的做法是利用电阻分压网络做等效电路，如图9 中所示，该等效电路应满足如下方程：

解上面方程组，得到：

在3.3V 供电时，电阻按5%的精度选取，R1 为130Ω，R2 为82Ω。而在5V 供电时，R1 为82Ω，R2 为130Ω。图10 给出了这两种供电情况时的详细电路。

这种等效电路同时提供50Ω的交流阻抗以匹配传输线。然而并没有规定，PECL 的输出阻抗要和传输线特征阻抗匹配。

4.2.2. 交流耦合情况

PECL 在交流耦合输出到50Ω的终端负载时，要考虑PECL 的输出端加一直流偏置电阻， 如图11 所示。

PECL 的输出共模电压需固定在Vcc-1.3V，在选择直流偏置电阻时仅需该电阻能够提供 14mA 到地的通路，这样R1=（Vcc-1.3V）/14mA。在3.3V 供电时，R1=142Ω，5V 供电时，R1=270

Ω。然而这种方式给出的交流负载阻抗低于50Ω，在实际应用中，3.3V 供电时，R1 可以从

142Ω到200Ω之间选取，5V 供电时，R1 可以从270Ω到350Ω之间选取，原则是让输出波形

达到最佳。

PECL 交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以增大 交流负载阻抗使之接近50Ω；另一种方式是在直流偏置通道上串接电感，以减少该偏置通道

影响交流阻抗。

图11 中R1和R2 的选择应考虑如下几点：（1）PECL 输入直流偏压应固定在Vcc-1.3V； （2）输入阻抗应等于传输线阻抗；（3）低功耗；（4）外围器件少。最常用的就是图11 中的

两种。在图11（a）中，R1 和R2 的选择应满足下面方程组：

求解得到：

图11（a）有一个缺点就是它的功耗较大，当对功耗有要求时，可以采用图11（b）所 示的结构，在这种情况下，R2 和R3 需满足如下方程组：

R2 和R3 通常选：

4.3. LVDS到LVDS的连接

因为LVDS 的输入与输出都是内匹配的，所以LVDS 间的连接可以如图12 中那样直接连 接。

5. LVDS，PECL，CML 间的互连

在下面的讨论中，PECL 按3.3V 供电考虑，即LVPECL 情况。 5.1. LVPECL到CML的连接 5.1.1. 交流耦合情况

LVDS到CML的一种连接方式就是交流耦合方式，如图13 所示。在LVPECL的两个输出端 各加一个到地的偏置电阻，电阻值选取范围可以从142Ω到200Ω。如果LVPECL 的输出信号

摆幅大于CML 的接收范围，可以在信号通道上串一个25Ω的电阻，这时CML 输入端的电压摆

幅变为原来的0.67 倍。

5.1.2. 直流耦合情况

在LVPECL 到CML 的直流耦合连接方式中需要一个电平转换网络，如图14中所示。该电 平转换网络的作用是匹配LVPECL 的输出与CML的输入共模电压。一般要求该电平转换网络引

入的损耗要小，以保证LVPECL 的输出经过衰减后仍能满足CML 输入灵敏度的要求；另外还要

求自LVPECL端看到的负载阻抗近似为50Ω。下面以LVPECL驱动MAX3875 的CML 输入为例说

明该电平转换网络。

下面是该电阻网络必须满足的方程：

注：假定LVPECL的最小差分输出摆幅为400mV，而MAX3875的输入灵敏度为50mV，这样电阻网络的最小增益必须大于 50mV/400mV=0.125

求解上面的方程组，我们得到R1=182Ω，R2=82Ω，R3=290Ω，VA=1.35V，VB=3.11V， Gain=0.147，Zin=49Ω。把LVPECL输出与MAX3875 输入连接好，实测得：VA=2V，VB=3.13V。 LVPECL 到MAX3875 的直流耦合结构如图15 所示，对于其它的CML 输入，最小共模电压 和灵敏度可能不同，读者可根据上面的考虑计算所需的电阻值。

5.2. CML到LVPECL的连接

图16 给出了CML 到LVPECL 三种交流耦合解决方案。

5.3. LVPECL到LVDS的连接 5.3.1 直流耦合情况

LVPECL到LVDS 的直流耦合结构需要一个电阻网络，如图17中所示，设计该网络时有这 样几点必须考虑：首先，我们知道当负载是50Ω接到Vcc-2V 时，LVPECL 的输出性能是最优 的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰

本文来源：https://www.bwwdw.com/article/oeb3.html