计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案

一、选择题

1、完整的计算机系统应包括______。D A. 运算器、存储器和控制器 C. 主机和实用程序

A. RAM存储器 C. 主存储器 A. 多指令流单数据流 C. 堆栈操作

B. 外部设备和主机

D. 配套的硬件设备和软件系统 B. ROM存储器 D. 主存储器和外存储器

2、计算机系统中的存储器系统是指______。D

3、冯·诺依曼机工作方式的基本特点是______。B

B. 按地址访问并顺序执行指令 D. 存储器按内部选择地址

4、下列说法中不正确的是______。D

A. 任何可以由软件实现的操作也可以由硬件来实现 B. 固件就功能而言类似于软件，而从形态来说又类似于硬件

C. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级 D. 面向高级语言的机器是完全可以实现的 5、在下列数中最小的数为______。C A. (101001)2

B. (52)8 B. (227)8

C. (101001)BCD C. (143)5

D. (233)16 D. (96)16

D. 原码和反码

6、在下列数中最大的数为______。B A. (10010101)2

7、在机器中，______的零的表示形式是唯一的。B

A. 原码 B. 补码 C. 反码 A. –127的补码为10000000 C. +1的移码等于–127的反码 B

A. –127 B. –32 C. –125 A. 与手工运算方式保持一致

D. –3

10、计算机系统中采用补码运算的目的是为了______。C

B. 提高运算速度

C. 简化计算机的设计 D. 提高运算的精度

11、若某数x的真值为–0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是

______码。B A. 原

B. 补

C. 反

D. 移

12、长度相同但格式不同的2种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，

其他规定均相同,则它们可表示的数的范围和精度为______。B

A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低 C. 后者可表示的数的范围大且精度高 D. 前者可表示的数的范围大且精度高 9、针对8位二进制数，下列说法中正确的是______。B

B. –127的反码等于0的移码B D. 0的补码等于–1的反码

9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。

13、某机字长32位，采用定点小数表示，符号位为1位，尾数为31位，则可表示的最大正

小数为______，最小负小数为______。D A. +(231–1)

B. –(1–2-32) D. –(1–2-31)≈–1 B. 算数逻辑运算单元 D. 通用寄存器

C. +(1–2-31)≈+1 A. 数据总线

14、运算器虽有许多部件组成，但核心部分是______。B

C. 多路开关

15、在定点二进制运算器中，减法运算一般通过______来实现。D

A. 原码运算的二进制减法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 补码运算的二进制加法器

16、在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______

来实现。C

A. 译码电路，与非门 B. 编码电路，或非门 C. 溢出判断电路，异或门 D. 移位电路，与或非门 17、下列说法中正确的是______。D

A. 采用变形补码进行加减运算可以避免溢出

B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出 C. 只有带符号数的运算才有可能产生溢出 D. 将两个正数相加有可能产生溢出

18、在定点数运算中产生溢出的原因是______。C

A. 运算过程中最高位产生了进位或借位 B. 参加运算的操作数超过了机器的表示范围 C. 运算的结果的操作数超过了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位 19、下溢指的是______。A

A. 运算结果的绝对值小于机器所能表示的最小绝对值 B. 运算的结果小于机器所能表示的最小负数 C. 运算的结果小于机器所能表示的最小正数 D. 运算结果的最低有效位产生的错误 20、存储单元是指________。B

A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合 C. 存放一个字节的所有存储元集合 D. 存放两个字节的所有存储元集合 21、和外存储器相比，内存储器的特点是________。C

A. 容量大、速度快、成本低 B. 容量大、速度慢、成本高 C. 容量小、速度快、成本高 D. 容量小、速度快、成本低

22、某计算机字长16位，存储器容量64KB，若按字编址，那么它的寻址范围是________。B

A. 64K

B. 32K

C. 64KB

D. 32KB

23、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为_______。C

A. 8，512 A. 1M

B. 512，8 C. 18，8 D. 19，8 B. 4MB C. 4M

D. 1MB

24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是________。D 25、主存储器和CPU之间增加Cache的目的是________。A

A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存储器的容量

C. 扩大CPU中通用寄存器的数量

D. 既扩大主存容量又扩大CPU通用寄存器数量 26、EPROM是指________。D

A. 只读存储器

B. 随机存储器

D. 可擦写可编程只读存储器 C. 程序计数器 D. 堆栈

C. 可编程只读存储器

27、寄存器间接寻址方式中，操作数处在__________。B

A. 通用寄存器 B. 内存单元 28、扩展操作码是__________。D

A. 操作码字段外辅助操作字段的代码 B. 操作码字段中用来进行指令分类的代码 C. 指令格式中的操作码

D. 一种指令优化技术，不同地址数指令可以具有不同的操作码长度 29、指令系统中采用不同寻址方式的目的主要是__________。B

A. 实现存储程序和程序控制

B. 缩短指令长度、扩大寻址空间、提高编程灵活性 C. 可以直接访问外存

D. 提供扩展操作码的可能并降低指令译码难度

30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用__________。C A. 堆栈寻址模式 C. 隐含寻址方式 A. 直接

B. 立即寻址方式 D. 间接寻址方式

C. 寄存器

D. 寄存器间接

31、对某个寄存器中操作数的寻址方式称为__________寻址。C

B. 间接

B. 主存单元

32、寄存器间接寻址方式中，操作数处在__________。B

A. 通用寄存器

C. 程序计数器 D. 堆栈

33、变址寻址方式中，操作数的有效地址等于__________。C

A. 基值寄存器内容加上形式地址(位移量) B. 堆栈指示器内容加上形式地址 C. 变址寄存器内容加上形式地址 34、程序控制类指令的功能是__________。D

A. 进行算术运算和逻辑运算 C. 进行CPU和I/O设备之间的数据传送 35、同步控制方式是__________。C

A. 只适用于CPU控制的方式 C. 由统一时序信号控制的方式

B. 只适用于外设控制的方式 D. 所有指令执行时间都相同的方式

B. 进行主存与CPU之间的数据传送 D. 改变程序执行的顺序 D. 程序计数器内容加上形式地址

36、异步控制方式常用于__________作为其主要控制方式。A

A. 在单总线结构计算机中访问主存与外设时 B. 微型机的CPU控制中 C. 组合逻辑控制的CPU中 D. 微程序控制器中 37、在一个微周期中__________。D

A. 只能执行一个微操作

B. 能执行多个微操作，但它们一定是并行操作的

C. 能顺序执行多个微操作 D. 只能执行相斥性的操作 38、指令周期是指__________。C

A. CPU从主存取出一条指令的时间 B. CPU执行一条指令的时间

C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间

39、在CPU中跟踪指令后继地址的寄存器是__________。B

A. 主存地址寄存器 C. 指令寄存器 A. 运算器

B. 程序计数器 D. 状态寄存器 B. 控制器

D. 运算器、控制器和主存储器

40、中央处理器是指__________。C

C. 运算器和控制器

41、计算机操作的最小时间单位是__________。A

A. 时钟周期 B. 指令周期 A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成

43、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是__________。C

A. 用程序计数器PC来产生后继续微指令地址 B. 用微程序计数器μPC来产生后继微指令地址

C. 通过微指令控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址

D. 通过指令中指令一个专门字段来控制产生后继微指令地址

44、就微命令的编码方式而言，若微操作命令的个数已确定，则__________。B

A. 直接表示法比编码表示法的微指令字长短 B. 编码表示法比直接表示法的微指令字长短 C. 编码表示法与直接表示法的微指令字长相等

D. 编码表示法与直接表示法的微指令字长大小关系不确定 45、下列说法中正确的是__________。B

A. 微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快 B. 若采用微程序控制方式，则可用μPC取代PC

C. 控制存储器可以用掩模ROM、EPROM或闪速存储器实现 D. 指令周期也称为CPU周期 46、系统总线中地址线的功用是 。C

A. 用于选择主存单元

B. 用于选择进行信息传输的设备

C. 用于指定主存单元和I/O设备接口电路的地址 D. 用于传送主存物理地址和逻辑地址 47、数据总线的宽度由总线的 定义。A

C. CPU周期 D. 外围设备

42、微程序控制器中，机器指令与微指令的关系是__________。B

A. 物理特性 B. 功能特性 C. 电气特性 D. 时间特性 48、在单机系统中，多总线结构的计算机的总线系统一般由 组成。A

A. 系统总线、内存总线和I/O总线 C. 内部总线、系统总线和I/O总线 49、下列陈述中不正确的是 。A

A. 总线结构传送方式可以提高数据的传输速度

B. 与独立请求方式相比，链式查询方式对电路的故障更敏感 C. PCI总线采用同步时序协议和集中式仲裁策略 D. 总线的带宽即总线本身所能达到的最高传输速率

50、中断发生时，由硬件更新程序计数器PC，而不是由软件完成，主要是为了________。C

A. 能进入中断处理程序并正确返回源程序 B. 节省内容

C. 提高处理机的速度 D. 使中断处理程序易于编址，不易出错 51、在I/O设备、数据通道、时钟和软件这4项中，可能成为中断源的是________。D

A. I/O设备 52、单级中断与多级中断的区别是________。A

A. 单级中断只能实现单中断，而多级中断可以实现多重中断

B. 单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断

C. 单级中断处理机只通过一根外部中断请求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一根专用的外部中断请求线

53、在单级中断系统中，CPU一旦响应中断，则立即关闭________标志，以防止本次中断

服务结束前同级的其他中断源产生另一次中断进行干扰。A A. 中断允许 B. 中断请求 C. 中断屏蔽

54、为了便于实现多级中断，保存现场信息最有效的方法是采用________。B

A. 通用寄存器 B. 堆栈 C. 储存器 D. 外存 55、为实现CPU与外部设备并行工作，必须引入的基础硬件是________。A

A. 缓冲器 B. 通道 C. 时钟 D. 相联寄存器 56、中断允许触发器用来________。D

A. 表示外设是否提出了中断请求

B. CPU是否响应了中断请求

C. CPU是否在进行中断处理 D. 开放或关闭可屏蔽硬中断 57、采用DMA方式传递数据时，每传送一个数据就要占用一个________时间。C

A. 指令周期 B. 机器周期 C. 存储周期 D. 总线周期 58、周期挪用方式常用于________方式的输入/输出中。A

A. DMA B. 中断 C. 程序传送 D. 通道 59、通道是重要的I/O方式，其中适合连接大量终端及打印机的通道是________。C

A. 数组多路通道 B. 选择通道 C. 字节多路通道 60、磁表面存储器不具备的特点是______。C

A. 存储密度高 B. 可脱机保存 61、计算机的外部设备是指______。D

A. 输入/输出设备 B. 外存设备

C. 远程通信设备 D. 除了CPU和内存以外的其他设备 62、在微型机系统中外部设备通过______与主板的系统总线相连接。B

C. 速度快 D. 容量大

B. I/O设备和数据通道

C. I/O设备、数据通道和时钟 D. I/O设备、数据通道、时钟和软件

B. 数据总线、地址总线和控制总线 D. ISA总线、VESA总线和PCI总线

(SP)+1?SP

28、 指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么？

答：指令长度与机器字长没有固定关系，指令长度可以等于机器字长，也可以大于或小

于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 29、 计算机进行程序控制工作的基本原理是怎样的？

答：程序控制原理： （1）编程；

（2）送MM（通过输入设备）；

（3）机器工作时，是按一定的序列逐条取出指令，分析指令，执行指令，并自动转到下一条指令执行，直到程序规定的任务完成；

（4）程序控制由控制器承担，程序存储由存储器完成。 30、 控制器的基本功能是什么？基本组成部件包括哪些？

答：控制器的基本功能就是负责指令的读出，进行识别和解释，并指挥协调各功能部件执行指令。控制器的基本结构包括：指令部件、时序部件、微操作控制线路、中断控制逻辑。

31、 微程序控制的基本思想是什么？

答：微程序控制技术在现今计算机设计中得到广泛的采用，其实质是用程序设计的思想方法来组织操作控制逻辑。 32、 说明机器指令和微指令的关系。

答：抽象级别不同。机器指令是由一组二进制代码组成的。微指令是具有微地址的控制字。一系列微指令的有序集合构成微程序。在微程序控制逻辑法中，机器指令由微程序实现。格式不同。机器指令包括操作码和操作数地址码字段，微指令根据编译法的不同有多种情况，一般包括微操作信息和下地址字段。

33、 控制器有哪几种控制方式？各自有什么特点？

答：控制器的控制方式可以分为3种：同步控制方式、异步控制方式和联合控制方式。 同步控制控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。

异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。

联合控制方式是同步控制和异步控制相结合

34、 指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？

答：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为： （1）取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析、取数或执行周期取出的是数据。

（2）取指令或数据时地址的来源不同：指令地址来源于程序计算器；数据地址来源于

地址形成部件。

35、 什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？

答：微指令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微指令和微操作是一一对应的，微指令是微操作的控制信号，微操作是微指令的操作过程。微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。

微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存放器中。

36、 比较水平微指令和垂直微指令的优缺点。

答：（1）水平型微指令并行操作能力强、效率高并且灵活性强，而垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。3）由水平型微指令解释指令的微程序，因而具有微指令字比较长，但微程序短的特点，而垂直型微指令则正好相反。

（4）水平型微指令用户难以掌握，而垂直型微指令与指令相似，相对来说比较容易。 37、比较单总线、双总线和多总线结构的性能特点。

答：在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条总线由多种功能部件共用，可能导致很大的时间延迟。

在双总线结构中，存在2种总线：存储总线，用于CPU与主存储器的信息交换；I/O总线，用于外设与主机的信息交换。

在双总线结构的基础之上，为了使高速外设(如磁盘机)能高速度地与主存储器进行数据交换，在高速外设与主存储器之间可以增设直接存储器访问(DMA：Direct Memory Access)方式的高速I/O总线(DMA总线)，从而形成多总线结构

38、什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？

答：时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间（如CPU对存储器或I/O端口进行一次读/写操作所需的时间）；指令周期指CPU执行一条指令所需要的时间。

三者之间的关系是：时钟周期是基本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。

39、说明总线结构对计算机系统性能的影响。

答：主要影响有以下三方面：

（1）最大存储容量

单总线系统中，最大内存容量必须小于由计算机字长所决定的可能地址总线。 双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统

双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 （3）吞吐量

总线数量越多，吞吐能力越大 40、接口电路在系统结构中的作用是什么？

答：外设接口（或叫作I/O接口）是主机和外设（控制器）之间的实体部件，是实现主机与外设之间信息交换所必不可少的硬件支持。 41、接口电路应具备哪些基本功能？

答：接口电路应具有的基本的功能：（1）数据的暂存与缓冲；（2）保存设备的工作状态；（3）信息交换方式的控制；（4）通信联络控制；（5）外设的识别；（6）数据格式的变换控制。

42、外部设备在系统中如何编址，如何与主机连接？

答：通常根据与存储器地址的关系，有两种编址方式。

（1）统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一部分地址空间用作I/O地址空间。这样就可以用访问主存的指令去访问外设的某个寄存器，因而也就不需要专门的I/O指令，可以简化CPU的设计。

（2）单独编址：为了更清楚地区别I/O操作和存储器操作，I/O地址通常与存储地址分开独立编址。这样，在系统中就存在了另一种与存储地址无关的I/O地址，CPU也必须具有专用于输入输出操作的I/O指令和控制逻辑。

43、什么是I/O组织方式？有哪几种I/O组织方式？各自的特点是什么？

答：I/O组织是指计算机主机与外部设备之间的信息交换方式。计算机主机与外设之间的信息交换方式有5种：程序查询式、中断式、DMA式、通道式、外围处理机方式。

从系统结构的观点看，前两种方式是以CPU为中心的控制，都需要CPU执行程序来进行I/O数据传送，而DMA式和通道式这两种方式是以主存贮器为中心的控制，数据可以在主存和外设之间直接传送。对于最后一种方式，则是用微型或小型计算机进行输入和输出控制。程序查询和程序中断方式适用于数据传输率比较低的外设，而DMA、通道和外围处理机使用于数据传输率比较高的外设。程序查询式控制简单，但系统效率很低；中断式通过服务程序完成数据交换，实现了主机与外设的并行性；DMA式通过硬件实现了数据传送，速度快，但只能控制同一类外设；通道式采用执行通道程序实现对不同类型设备的控制和管理，并行性进一步提高；外围处理机方式具有更大的灵活性和并行性。 44、查询方式和中断方式的主要异同点是什么？

答：两种方式都是以CPU为中心的控制方式，都需要CPU执行程序来进行I/O数据传送。程序查询式控制简单，但系统效率很低，无法实现并行操作；中断式通过服务程序完成数据交换，实现了主机与外设的并行性。

45、什么是中断？中断技术给计算机系统带来了什么作用？

答：中断是指这样一个过程：当计算机执行正常程序时，系统中出现某些异常情况或特殊请求，CPU暂停它正在执行的程序，而转去处理所发生的事件；CPU处理完毕后，自动返回到原来被中断了的程序继续运行。中断的作用：（1）主机与外部设备并行工作；（2）实现实时处理；（3）硬件故障处理；（4）实现多道程序和分时操作。 46、中断系统为什么要进行中断判优？何时进行中断判优？如何进行判优？

答：（1）中断优先级有两个方面的含义：（A）一是中断请求与CPU现行程序优先级的问题；（B）另一含义是各中断源之间，谁更迫切的问题。（2）方法：（A） 软件；（B）硬件：为了得到较高的效率，一般采用硬件判优方法。判优逻辑随着判优方案的不同可有不同的结构，其组 成部分既可能在设备接口之中，也可能在CPU内部，也可能这两部分都有。

其作用是决定CPU的响应并且找出最高优先请求者，如果确定接收这个请求的话，就由CPU发出中断响应信号INTA。（C）软硬件结合。中断判优发生在中断过程的第二步，中断请求之后，中断响应之前。

47、外部设备有哪些主要功能？可以分为哪些大类？各类中有哪些典型设备？

答：外部设备的主要功能有数据的输入、输出、成批存储以及对信息的加工处理等。外部设备可以分为五大类：输入输出设备、辅助存储器、终端设备、过程控制设备和脱机设备。其典型设备有键盘、打印机、磁盘、智能终端、数/模转换器和键盘－软盘数据站等。 48、磁表面存储器的特点有哪些？

答：磁表面存储器有如下显著的特点： （1）存储密度高，记录容量大，每位价格低； （2）记录介质可以重复使用；

（3）记录信息可长时间保存而不致丢失； （4）非破坏性读出，读出时不需再生信息；

（5）存取速度较低，机械结构复杂，对工作环境要求较严。

三、分析与计算题

1、 设机器字长32位，定点表示，尾数31位，数符1位，问：

(1) 定点原码整数表示时，最大正数是多少？最大负数是多少？ (2) 定点原码小数表示时，最大正数是多少？最大负数是多少？ 答：（1）定点原码整数表示： 最大正数： 0 111 111 111 111 111 111 111 111 111

数值 = （231 – 1）10

最大负数： 0 111 111 111 111 111 111 111 111 111 数值 = -（231 – 1）10

（2）定点原码小数表示：

最大正数 = （1 – 2-31 ）10 最大负数 = -（1 – 2-31 ）10

2、 现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。试求：

(1) 实现该存储器所需的芯片数量？

(2) 若将这些芯片分装在若干个块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？ 答：（1）需1024×1的芯片128片。

（2）该存储器所需的地址线总位数是14位，其中2位用于选板，2位用于选片，10位用作片内地址。

3、 设存储器容量为32位，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组

织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少?

答：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是： q = 64位× 8 =512位

顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 （S）

t1 = T + （m–1）t =200ns + 7×50ns = 550ns = 5.5 × 10-7 （S） 顺序存储器带宽 W2 = q/t2 = 512 / （16×10-7） = 32 × 107（位/S） 交叉存储器带宽 W1 = q/t1 = 512/ （5.5×10-7） = 73 × 107（位/S）

4、 CPU的地址总线16根(A15~A0，A0是低位)，双向数据总线16根(D15~D0)，控制总线

中与主存有关的信号有!MREQ(允许访存，低电平有效)，R/!W(高电平读命令，低电平写命令)。主存地址空间分配如下：0~8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最后(最大地址)4K地址空间为系统程序工作区。如图1所示。上述地址为十进制，按字编址。现有如下芯片。

EPROM： 8K×16位(控制端仅有!CS)，16位×8位 SRAM： 16K×1位，2K×8位，4K×16位，8K×16位

请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图。

0 8191 8192 8K（EPROM） 32K（SRAM） 20K（空） 4K（SRAM） 40960 61429 65535

图1 地址分配情况

答：主存地址分布及芯片连接图如图2所示。根据给定条件，选用EPROM 8K×16位 芯片1片，SRAM 8K×16位芯片4片，4K×16位芯片1片，3:8译码器1片，与非门及反向器。

A12-A0进行片内译码

A15-A13进行片外译码（8组）

本文来源：https://www.bwwdw.com/article/ocwa.html