数电用2片74LS161实现224进制的计数器（4种方法）

哈尔滨工业大学

《数字电子技术基础》结课报告

题目：用2片74LS161实现224进制计数器

姓名：王倩倩

学号：1111120124 班级：1111201

1

用2片74LS161实现224进制的计数器

摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。用Multisim进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。

关键词：74LS161 224进制清零法置数法同步并行异步串行 正文：

74LS161是集成4位二进制加法计数器，其功能表如表1所示：

表174LS161功能表

74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。

根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。

下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。

一.同步并行-清零法

1.电路设计分析

74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。

由于74LS161是四位二进制计数器，两片74LS161级联是256进制的，现在要想实现224进制的计数器，必须采用一定方法改变其进制，现在先讨论清零法。224进制由0计数

2

到223，十进制的223写成二进制，应该是11011111，也就是说，当计数器记到11011111的时候就必须返回00000000，由于74LS161是异步清零，当给CR端一个低电平信号时，芯片会瞬间清零，所以我们必须在11011111的下一个状态，即11100000到来时给两片74LS161芯片的清零端一个低位脉冲，这样就能实现从0计数到223了。我们可以采用TTL三输入与非门进行控制清零信号，三个输入端分别接高位芯片的QDQCQB，当高位芯片的QDQCQB都变为1的时候，三输入与非门的输出端就会由1变为0，其输出端接到两片74LS161的清零端即可，这样，我们就实现了将256进制改为224进制。

为了便于观察输入脉冲信号、清零信号以及输出信号，主要采用示波器进行显示，同时也连接了灯泡便于更直观地观察。

2.仿真电路图

用Multisim进行仿真，电路设计如下（图1）：

（图1） 其中，示波器1和2分别用于记录低位芯片和高位新芯片的输出信号，示波器3用于显示输入脉冲信号及清零信号。8个灯泡用于直观的观察输出信号由00000000计数到11011111的过程。

3.仿真结果 ①当计数到11011111时灯泡亮灭如图2所示：

3

（图3）

②输入脉冲信号CP及清零信号如图3所示：

（图3）

其中，上面的是输入脉冲CP信号，下面的是清零信号，向下的尖峰表示当计数到11100000的时候三输入与非门输出低位信号，将两片74LS161清零后立即回到高位，这样实现计数至11011111。 ③输出信号如图4所示：

（图4）

其中，从上至下依次是最高位至最低位信号（部分信号）。

④输出信号由11011111返回为00000000的高位芯片输出信号如图5所示：

4

（图5）

这里，从上至下依次是高位芯片的四个输出端信号，为了便于观察，相对于前面的波形图，这里适当增加了输入脉冲频率。

4.结果分析

对比输入信号脉冲、清零信号以及输出信号，观察灯泡亮灭过程，我们可以验证同步并行清零法电路设计的正确性，计数器从00000000计数至11011111然后返回零。

我们可以观察到，清零信号和输出信号都出现了尖峰现象，这是由于清零信号由1变为0，进行清零再变为1的时候，产生了清零信号的尖峰，这是正常的，如果没有尖峰，就无法清零。对于输出高位的QC，它在返回0的一瞬间，出现了尖峰，也是由于清零信号的影响，使之有一个跳变。

二.同步并行-置数法

1.电路设计分析

现在讨论用同步并行的级联方式以及置数法改变进制来设计224进制计数加法器，级联方式与第一种方法一样，都是同步并行，这里不再赘述。

现在讨论用置数法将256进制改为224进制，置数法，顾名思义，就是当计数至所需要的11011111的时候，输出返回事先所预置好的数，这里，我们将预置数,设置为00000000。由于72LS161是同步置数的，所以我们只需要在计数到11011111的时候给置数端一个低电平信号，我们采用一个TTL三输入与非门、一个四输入与非门以及一个或门产生置数信号，两个与非门的七个输入端分别接高位72LS161芯片的QDQCQA，以及低位72LS161芯片的QDQCQBQA，再将两个与非门的输出端接到或门，这就相当于七个输入信号进行与非运算，或门的输出接到两片72LS161的置数端。当计数到11011111时，或门的输出端即置数信号由1变为0，由于是同步置数，不能马上返回预置数，必须等到下一个脉冲到来时，才能置数，这样就实现了用同步并行级联、置数法改变进制的224进制加法计数器的设计。

2.仿真电路图

用Multisim进行仿真，电路设计如下（图6）：

我们选用的是800Hz脉冲信号，仍然采用示波器以及灯泡亮灭情况来对电路的设计进行检验，八个灯泡分别接表示高位的74LS161芯片的四个输出端QDQCQBQA以及低位74LS161的四个输出端QDQCQBQA，示波器1的A输入接800Hz脉冲信号CP，B输入端接置数信号LD，

5

本文来源：https://www.bwwdw.com/article/oaw5.html