计算机组成习题5,6,8,9章答案

第五章

5.1 说明主存储器的组成，并比较SRAM和DRAM有什么不同之处？为什么DRAM的地址一般要分两次接收？

略。

5.2 有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，问：

（1）需要多少片DRAM芯片？

（2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？

（3）如果用集中刷新方式，存储器刷新一遍最少用多少时间？ 答：（１）64;

（２）15.625微秒 （３）64微秒

5.3 某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：

（1）该机可以配备的最大主存容量为 。

（2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需 个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为 。

（3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？

（4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。

答：（１）256KW

（２）64, 15.625微秒

（３） 高位字块标记(８位) 组地址(８位) 块内地址(２位) （４）略

5.4 设有一个4体交叉存储器，在使用时经常遇到连续访问同一个存储

1

体的情况，会产生怎样的结果？

答：存储器带宽降低。

5.5 某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200?s。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。

答：48.0098?s

5.6 CPU执行一段时间时，cache完成存取的次数为3900次，主存完成的存取次数为100次，已知cache的存储周期为40ns，主存的存储周期为240ns。求cache/主存系统的效率和平均访问时间？

答：e=8/9=89% Ta=45ns

5.7 某处理器包含一片内Cache，容量为8K字节，且采用4路组相联结构，块的大小为4个32位字。当Cache未命中时，以分组方式从主存读取4个字到Cache，假定主存容量为16M字节。请说明：

（1）Cache共分多少组？

（2）写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数；

答：(1) 128组;

(2) 高位字块标记(13位) 组地址(7位) 块内地址(4位)

5.8 计算机主存容量为256K字，Cache为8K字。主存与Cache之间按组相联映射，Cache的每组有4个行，每行有64个字。假设开始时Cache为空，CPU按顺序从主存地址为0，1，2，… ，8447单元执行“取“操作（不命中时，采用将主存中含有该字的块送入Cache后，再从Cache中把需要的字读出送CPU的方法），然后又重复执行20次。设Cache存取时间为主存的1/10。替换使用LRU算法，请计算上述操作总的存取时间与不用Cache相比，速度提高多少倍？

答：约4.965倍

5.9 简述虚拟存储器的含义和作用。 略。

习题六

6．1 指令包括哪几部分？各表示什么含意？ 略

2

6．2 在一地址指令、二地址指令中，如何指定二个操作数地址？如何存放操作结果？

略。

简述指令操作码的扩展技术的基本方法。 略。

某机器字长16位，采用单字长指令，每个地址码6位。试采用操作码扩展技术，设计14条二地址指令，80条一地址指令，60条零地址指令。请给出指令编码示意图。

6．3 6．4

1．（7分） ? 14条双地址指令： 操作码（4位） 地址码A1(6位) 地址码A2(6位) 操作码: 000000～001101

? 80条单地址指令： 操作码（10位） 地址码A（6位） 操作码:1110××××××（64条中可选择前63条） 1111××××××（64条中可选择前17条） ? 60条零地址指令： 操作码（16位） 操作码: 1111111111××××××（64条中选择60个编码即可）

其他编码方案，只要符合操作码扩展技术都可以 6．5 6．6

什么是指令字长？什么是机器字长？它们之间有何关系？ 略：

确定寻址方式的目的是什么？ 略

6．7

请说明间接寻址和直接寻址的不同。

略。 6．8 略。 6．9

单项选择题

简述变址寻址和基址寻址的主要区别。

（1）寄存器间接寻址方式中，操作数在（ ）中。

A. 程序计算器 B. 堆栈 C. 寄存器 D. 主存

3

答：D

（2）堆栈常用于（ ）。

A. 数据移位 B. 程序转移 C. 保护程序现场 D. 输入、输出 答：C

（3）单地址指令中，为了完成两个数的算术运算，除地址码指明的一

个操作数外，另一个数常需采用（ ）。

A．堆栈寻址 B. 立即寻址 C. 隐含寻址 D. 间接寻址

答：C

（4）用于对某个寄存器中操作数的寻址方式称为（ ）

A．直接寻址 B. 间接寻址 C. 寄存器直接寻址 D. 寄存器间

接寻址

（5）指令中采用不同的寻址方式，其主要目的是（ ）。

A. 可以实现操作码的扩展 B. 实现存储程序和程序控制 C. 缩短指令长度、扩大寻址空间、提高编程的灵活性。 D. 降低指令译码的难度。 答：C

（6）指令寻址和数据寻址的不同在于（ ）。 A. 前者是访问存储器，后者是访问寄存器。 B. 前者是确定程序转移地址，后者取操作数。 C. 前者是确定程序顺序执行，后者是取操作数地址。 D. 前者是短指令，后者是长指令。 答：C

4

（7）变址寻址方式中，操作数的有效地址为（ ）。

A. 程序计数器的内容加上形式地址。 B. 基址寄存器的内容加上形式地址。

C. 变址寄存器的内容加上形式地址。 D. 变址寄存器的内容加上基址寄存器的内容 答：Ｃ

（8）CISC指令系统与RISC指令系统相比具有（ ）等特点。 A. 前者指令条数少，后者指令条数多。 B. 前者执行速度慢，后者执行速度快。

C. 前者有利于编译生成优化代码，后者不便于编译。 D. 前者指令功能简单，后者指令功能复杂。 答：B

6．10 某机16位字长指令格式如下：

M OP D 5位 3位 8位

其中：D是形式地址，采用补码表示（包括一位符号位）；

M是寻址方式 M=0 立即寻址；

M=1 直接寻址（这时D为地址，是无符号数）； M=2 间接寻址；

M=3 变址寻址（变址寄存器RI，16位）；

5

A. CPU与存储器 B. CPU与I/O接口 C. CPU与PCI总线 D. I/0接口与I/O接口 答：B

（7）关于ISA总线的下列描述中错误的是（ ）。

A. ISA总线是在原先的PC/XT总线的基础上扩充的。

B. 主存寻址空间为16MB,I/O寻址空间为64KB；可进行8位或16位数据访问。

C. 地址线和数据线分时复用，支持无限猝发式数据传输。

D. 它支持存储器读/写、I/O读/写、中断响应、DMA响应、存储器刷新、总线仲裁。 答：C

（8）关于PCI总线的下列叙述中不正确的是（ ）

A. PCI总线是一种与具体CPU无关的高速外围总线。 B．PCI总线可以将CPU与外部设备相连。

C. PCI总线的地址线和数据线分时复用，支持无限猝发式数据传输。 D. PCI总线采用集中式仲裁方式。 答：A

（9）关于RS-232C和RS－485总线的下列描述中错误的是（ ）。 A. RS-232C是一种串行通信接口的电气标准。 B. RS-232C的信号线采用负逻辑电压。 C. RS－485与RS-232C最长传输距离相同。

D. RS-4385采用平衡发送和差分接收，具有抑制共模干扰的能力。 答：C

（10）下列描述USB总线的概念，正确的是（ ）。 A. USB是一种通用并行总线。

B. 用USB集线器可以扩展USB端口。 C. USB总线只能连接低速设备。

D. 在正运行的电脑上插入或拔除一个USB设备需要关机断电。 答：B

11

本文来源：https://www.bwwdw.com/article/o2wx.html