《微机接口与原理技术》第5章习题及参考解答

第5章习题及参考解答

1.计算机的存储器采用分级存储体系的主要目的是( 。 A.便于读写数据 B.减小机箱的体积 C.便于系统升级

D.解决存储容量、价格和存取速度之间的矛盾 解 D

2.在多级存储体系中,Cache─主存结构的作用是解决( 问题。 A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 解 D

3.下列因素中,与Cache的命中率无关的是( 。 A.主存的存取时间 B.块的大小 C.Cache的组织方式 D.Cache的容量 解 A

4.下列说法中不正确的是( 。

A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间 B.多级存储体系由Cache、主存和虚拟存储器构成

C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理 D.当Cache未命中时,CPU可以直接访问主存,而外存与CPU之间则没有直接通路

解 B

5.下列说法中正确的是( 。

A.虚拟存储器技术提高了计算机的速度

B.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分 C.主存都是由易失性的随机读写存储器构成的 D.Cache的功能全部由硬件实现 解 D

6.在Cache的地址映射中,若主存中的任意一页均可映射到Cache内的任意一页的位置上,则这种方法称为( 。

A.全相联映射 B.直接映射 C.组相联映射 D.混合映射

解 A

7.在计算机系统中,下列部件都能够存储信息:

①主存;②CPU内的通用寄存器;③Cachc;④磁带;⑤磁盘。

按照CPU存取速度排列,由快至慢依次为( 。其中,内存包括( ;属于外存的是( ;由半导体材料构成的是( 。

解从快到慢依次为(②、③、①、⑤、④。其中,内存包括(①和③;属于外存的是(④和⑤;由半导体材料构成的是(①、②、③。

8.什么是SRAM,DRAM,ROM,PROM,EPROM和FLASH?

解易失性半导体存储器统称为RAM,它分为静态RAM(SRAM和动态RAM(DRAM,用于在程序中保存需要动态改变的数据,或是需要动态加载的程序。非易失性半导体存储器称为ROM,其中PROM 是可编程ROM,EPROM是可擦除PROM(包括紫外线可擦除和电可擦除两种。FLASH是一种可以电擦除的非易失性半导体存储器。

9.存储器有哪些主要技术指标?这些指标是如何表示的? 解存储器的主要技术指标包括: ·存取速度Tacc,以ns(纳秒表示;

·存储容量,以bit表示,或用Byte表示,如62256,256kbit,或8K×8 bit; ·存储器类别,用型号来区分。

10.DRAM的存取时序和SRAM有何不同?其性能有何不同?

解SRAM的读写操作如下:首先在地址线上出现有效的地址,然后CS有效,最后根据OE或WE 是否有效进行相应的读/写。而DRAM的读写操作如下:首先在地址

线上出现有效的行地址,然后RAS 有效;经过一定时间之后,地址线上的行地址被撤除,改送列地址,而CAS变为有效;当行、列地址都被锁存到DRAM芯片内部的锁存器之后,即可根据OE或WE信号进行读/写操作。二者的不同在于DRAM 芯片采用分时复用的方式传输地址,也即将地址分为行地址和列地址两部分分时在地址线上传送,这需要两个连续的时钟周期。

SRAM的速度快、接口简单、读写操作简便,但存储容量较小、价格也比较高;而DRAM的存储密度较高、存储容量大,但接口较复杂,且需要定时刷新。

11.DRAM为什么要刷新?刷新方式有几种?

解因为DRAM存储的信息会随时间而消失,所以需要刷新。刷新方式包括: ·片外刷新(分散刷新、集中刷新和异步刷新; ·片内刷新。

12.8086 CPU与存储器连接时需要考虑哪几方面的因素?

解存储器接口设计需要考虑以下问题:(1存储器容量;(2存储空间的安排;(3总线上的存储器存取信号及时序;(4数据总线宽度等。

15.用2114、6116和6264分别组成容量为64K×8的存储器,各需多少芯片?地址需要多少位作为片内地址选择线,多少位作为芯片选择线?

解2114是1K×4的SRAM芯片。需要64X2=128个芯片,地址需要10位作为片内地址选择线,6位作为芯片选择线。

6116是2K×8的SRAM芯片,需要32个芯片,地址需要11位作为片内地址选择线,5位作为芯片选择线。

6264是8K×8的SRAM芯片,需要8个芯片,地址需要13位作为片内地址选择线,3位作为芯片选择线。

16.设有一个具有24位地址和8位字长的存储器,问: (1该存储器能够存储多少字节的信息?

(2如果该存储器由4M×1位的RAM芯片组成,需要多少片? (3在此条件下,若数据总线为8位,需要多少位作芯片选择? 解

(116兆字节 (2需要4×8=32片 (3两位

18.某计算机系统的内存储器由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问:

(1Cache的命中率是多少?

(2CPU访问内存的平均时间是多少纳秒? (3Cache-主存系统的效率是多少? (4CPU访存的平均时间与哪些因素有关? 解(1H=0.924 (2T=56.71ns (3e=0.7935

(4和命中率H以及Cache和主存的存取时间T1和T2有关。

23.说明80486 CPU在进行字节/字/双字数据访问时,数据地址和BE0、BE1、BE2和BE3之间的关系。

解当只有BE0有效时,通过D7~D0传输低字节;当只有BE1有效时,通过D15~D8传输次低字节;若BE0和BE1有效而另外两个字节允许信号无效,则通过D15~D0传输低字;若四个字节允许信号都有效,则通过D32~D0传输双字。

24.对于Pentium采用全译码方式设计一个64位存储器模块,使用EPROM芯片,地址范围FFFF0000H~FFFFFFFFH,SRAM芯片,地址范围00000000H~003FFFFFH。

解若采用EPROM芯片27C64(8K×8位,需要8片,其中SA31~SA16共16位都为1作为8片27C64的片选信号,存储器读/写信号与BE0-BE7结合产生8片存储芯片的读/写信号,SA15-SA3作为地址线连接到27C64相应的地址线A12-A0上作为各芯片内存储单元的寻址信号。

若采用SRAM芯片628128(128K×8,需要32片,用SA31-SA20共12位译码作为片选信号,其中SA31~SA22都为0,根据SA21,SA20选择地址范围00000000H~000FFFFFH ,00100000H~001FFFFFH ,

00200000H~002FFFFFH ,00300000H~003FFFFFH 四组存储体,存储器读/写信号与BE0-BE7结合产生低3位地址为000B-111B八个存储体芯片的读/写,SA19-SA3作为地址线连接到628128相应的地址线A16-A0上作为各芯片内存储单元的寻址信号。

本文来源：https://www.bwwdw.com/article/o0gp.html