数字电子时钟设计

目 录

摘要................................................................................................ 正文................................................................................................ 1、计原理及其框图................................................................ 2、时钟信号源........................................................................ 3、调校电路............................................................................ 4、时间计数及译码显示........................................................ 5、电源电路............................................................................ 总结................................................................................................ 附录................................................................................................ 参考文献........................................................................................

摘 要

数字电子钟实际上是一个标准频率计数的计数电路，它的计时周期为二十四小时。数字电子钟主要由时钟信号源、秒计数器、分计数器、时计数器、译码显示管组成。其中电路系统由时钟信号源，时、分、秒计数器，译码器及显示器电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，所以一般多用石英晶体震荡器来实现，将标准时基信号送入秒计数器，秒计数器采用六十进制计数器，每累计六十秒发出一个“分脉冲”信号，该信号将作为分计数器的计数脉冲，分计数器同样采用六十进制计数器，每累计六十分钟，发出一个时脉冲信号，而该信号将被送到式计数器，时计数器采用二十四进制计数器，可以实现对一天二十四小时的计时。译码显示电路将时、分、秒的计数器输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。

关键词：时基信号、六十进制计数器、二十四进制计数器、译码显示

正 文

1、设计原理及其框图

数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

设计原理图

2、时钟信号源

时钟信号源电路

CD4060是带振荡驱动的14级二进制分频电路，P10、P11外接晶振。P12复位脚接地不用。P8、P16是电源脚。P3是Q14，即14次分频输出，16384分之一。对振荡频率32768来说，这里输出频率2Hz。

CD4027是双JK触发器。P3是时钟输入端。P5、P6为J、K端，接Vdd。P4、P7为复位、置位端，未用接地。P8、P16是电源脚。P1为Q输出，将P3的输入二分频，得到1Hz的信号输出。

3、调校电路:

调校电路我们用二个开关就可以实现。当我们进行调校星期、时或分时，可以把1Hz的脉冲信号通过单刀开关引到星期、时或分的CP端。具体电路见数字电子钟整机电路图。

4、时间计数及译码显示

时间计数单元有时计数、分计数、秒计数几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

这里以秒计时为例，介绍计数器电路的工作原理。如下图所示，标准秒时基信号进入CD4033（十进制记数/7段译码器集成电）1脚（记数输入端），“秒”位开始记数。但记数有9到0时，CD40335脚输出进位脉冲，“十秒位”为变为“1”。同时我们注意到在接通电源是CD4017的3脚（Q0）输出为高电平。当“十秒位”为，记数到“2”时，数码管的“e”跳变位高电平“1”，同时此脉冲进入CD4017的14脚进行记数，此时其2脚（Q1）变为高电平；当“十秒位”由5准备变成6时，CD4017再次进位，此时其4脚（Q2）变为高电平，此电平通过电阻对CD4017的15脚进行复位，既CD4033也被复位，显示为“0”，这样实现“59”到“00”的转换，同时进位脉冲有5脚输出。由于CD4017被复位，其3脚（Q0）输出又为高电平，为下一轮的记数作好准备。同理，我们也可分析出“分位”电路和“时位”电 路的工作原理。

时间计数电路

5、电源电路:

本电路要求用220V的交流电供电。而我们的数字钟电路需要的是3~18V的直流稳定电压，一般在5V左右。这就要求我们设计一个直流稳压电源，使输入为220V的交流电，输出为5V左右的直流稳定电压。

直流稳压电源电路图

220V的交流电网电压u1经过变压器变成整流电路要求的交流电压u2,其中整流电路是由四个

二极管组成的桥式电路。u2经过整流电路输出的恒定直流分量U=0.9U2,然后通过一个电容进行滤波。虚线框内是三端固定式集成稳压器7806输出固定电压的典型电路图，电路中接入电容C2、C3用来实现频率补偿，防止稳压器产生高频自激振荡和抑制电路引入的高频干扰，C4是电解电容，以减小稳压电源输出端由输入电源引入的高频干扰。D为保护二极管，当输入端短路时，给输出电容器C4一个放电通路，防止C4两端电压作用于调整管的be结，造成调整管be结击穿而损坏。经过稳压后，可在1、2端我们可得到5.3V的稳定电压，1端送到译码电路作为电源。2端送到其他电路作为电源。其中电容C5作为停电时用的备用电源，)它最少可维持24小时。停电时译码器断电，停止工作，数码管就停止显示，这样可减少电容C5的开支，使它能够维持24小时的供电。如果在停电时想看时间，可以使开关S通路，连通2端，使2端为译码电路供电。 总结：

通过在此次的数字电子钟课程设计，我更进一步地掌握了各芯片的工作原理，熟悉了芯片的结构和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。我们更应该注重的是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，哪个芯片既比较好用又比较便宜。

附 录

CD4060资料(引脚图,真值表及电气参数等)

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时

钟上升和下降时间无限制。 CD4060引脚功能图

CD4060内部结构图:

CD4060电气参数:

Absolute Maximum Ratings 绝对最大额定值： Supply Voltage电源电压(VDD) -0.5V to +18V Input Voltage输入电压 (VIN) -0.5V to VDD +0.5V Storage Temperature Range储存温度范围 (TS) -65℃ to +150℃ Package Dissipation (PD)

Dual-In-Line 普通双列封装 700 mW Small Outline 小外形封装 500 mW Lead Temperature 焊接温度(TL)

Soldering, 10 seconds)（焊接10秒） 260℃

Recommended Operating Conditions 建议操作条件： Supply Voltage电源电压(VDD) +3V to +15V

Input Voltage输入电压 (VIN) 0V to VDD

Operating Temperature Range工作温度范围 (TA) -40℃ to +85℃ DC Electrical Characteristics 直流电气特性： Symbol符号 Parameter参数 Conditions 测试条件-40°C +25°C +85°C Units 单位

最小 最大 最小 典型 最大 最小最大

IDD Quiescent Device Current静态电流VDD=5V,VIN = VDD or VSS 20 20 150 μA VDD=10V,VIN = VDD or VSS 40 40 300 VDD=15V,VIN= VDD or VSS 80 80 600

VOL LOW Level Output Voltage 输出低电平电压 VDD = 5V 0.05 0 0.05 0.05 V VDD = 10V 0.05 0 0.05 0.05 VDD = 15V 0.05 0 0.05 0.05

VOH HIGH Level Output Voltage 输出高电平电压 VDD = 5V 4.95 4.95 5 4.95 V VDD = 10V 9.95 9.95 10 9.95 VDD = 15V 14.95 14.95 15 14.95

VIL LOW Level Input Voltage 输入低电平电压 VDD=5V,VO=0.5V or 4.5V 1.5 2 1.5 1.5 V

VDD=10V,VO=1.0V or 9.0V 3.0 4 3.0 3.0 VDD=15V,VO=1.5V or 13.5V 4.0 6 4.0 4.0

VIH HIGH Level Input Voltage 输入高电平电压 VDD=5V,VO=0.5V or 4.5V 3.5 3.5 3 3.5 V

VDD=10V,VO=1.0V or 9.0V 7.0 7.0 6 7.0 VDD=15V,VO=1.5V or 13.5V 11.0 11.0 9 11.0

IOL LOW Level Output Current 输出低电平电流 (Note 3) VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.9 VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4

IOH HIGH Level Output Current 输出高电平电流 (Note 3) VDD = 5V, VO = 4.6V -0.52 -0.44 -0.88 -0.36 mA

VDD = 10V, VO = 9.5V -1.3 -1.1 -2.25 -0.9 VDD = 15V, VO = 13.5V -3.6 -3.0 -8.8 -2.4

IIN Input Current 输入电流 VDD = 15V, VIN = 0V -0.30 -10-5 -0.30 -1.0 μA VDD = 15V, VIN = 15V 0.30 10-5 0.30 1.0

参考文献

1．康华光，电子技术基础模拟部分（第五版）.高等教育出版社，2009年 2．康华光，电子技术基础数字部分（第五版）.高等教育出版社，2009年 3．邱关源，电路（第五版），高等教育出版社，2006年 4．网络资源，百度网，豆丁网···

本文来源：https://www.bwwdw.com/article/nxsr.html