厦大数电 实验三 - 图文

更新时间:2023-11-16 17:50:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

实验三 CMOS门电路测试及TTL与CMOS接口设计

一、实验目的

1.了解CMOS门电路参数的物理意义; 2.掌握CMOS门电路功能测试方法; 3.学会CMOS门电路电路外特性的测试;

4.比较CMOS门与TTL门的特点及接口电路设计。

二、实验原理

CD4011是CMOS二输入端四与非门。以下是它的内部电路原理图和管脚排列图。

1、CMOS门电路的主要参数

(1)CMOS门电路的逻辑高、低电平值,高电平VOH为VDD,低电平VOL为0V。 (2)CMOS门电路输入端有保护电路和输入缓冲,所以多余输入端不允许悬空。 (3)平均传输延迟时间tpd:tpd=(tOFF+tON)/2。 2、CMOS门电路的电压传输特性:

CMOS与非门的电压传输特性是描述输出电压Vo随输入电压Vi的变化的曲线。(如图2)。

3、TTL电路与CMOS电路接口设计: 1)接口条件:

驱动门 负载门 VOH(min) >= VIH(min) VOL(max) <= VIL(max) IOH(max) >= nIIH(max)

IOL(max) <= mIIL(max) 2)接口电路设计方法:

接口电路设计应根据实际要求,选择上拉电阻、三极管驱动等方法。

三、实验仪器

1.示波器 1台 2.函数信号发生器 1台

3.数字万用表 1台 4.多功能电路实验箱 1台

四、实验内容

1.测量CD4011逻辑功能:

在A、B两端加不同的逻辑电平,用电压表测量对应的输出端Y,将结果列成真值表。

表1 A、B与Y真值表 A 0 0 1 1 B 0 1 0 1 Y 1 1 1 1 Vo 5.026 5.024 5.024 -0.000 2.平均传输延迟时间的测量:

三个与非门首尾相接构成环形振荡器,用示波器观测输出震荡波形,测出周期T,计算出平均传输延迟时间tpd=T/6.

测得T=128.5ns;tpd=T/6=21.42ns

3.示波器电压传输特性曲线:

示波器测量方法:输入正弦信号Vi(f=200Hz,Vip-p=5V,VIL=0V),示波器置X-Y扫描。同时X(CH1)、Y(CH2)置DC耦合,观测并定量画出与非门电压传输特性曲线,用示波器比较法测量VOH,VOL。

表2 电压传输特性曲线

参数 测量值 VOH 4.525V VOL -410mV VT 2.4825V 作出与非门电压传输特性曲线如图:

4.观测CMOS门电路(CD4011)带一个TTL门电路(74LS00)负载情况:

(1)当CMOS门带一个TTL门时;CMOS门输入端分别为高电平(5V)或低电平(0V)时,测量CMOS与非门输出端电平。

(2)当CMOS门带四个TTL门时;CMOS门输入端分别为高电平(5V)或低电平(0V)时,测量CMOS与非门输出端电平。

表3 接口电路测量参数 CMOS CMOS带1个TTL Vo VIL VIH 0V 5V 5.010V 0.193V Vo 0.056V 5.025V VIL VIH 0V 5V TTL CMOS带4个TTL Vo 5.010V 0.450V Vo 0.051V 3.516V CMOS TTL 5、若要使D与A同相,最简电路设计。

VCC-VOL?IOL;IOL=16mA;推出R=10kΩ时成立。 R方法为加一个上拉电阻。从示波器上输入一个方波(f=200Hz,Vip-p=5V,VIL=0V),在示波器上观察得输入和输出信号同相,说明电阻取值合理,设计成立。

五、思考题

1.CMOS电路多余输入端在使用时不允许悬空,其理由是什么?

答:因为CMOS门电路里面都是场效管,因为悬空的输入端输入电位不定,会破坏电路的正常逻辑关系,另外悬空时输入的阻抗高,易受外界噪声干扰,使电路误动作,而且也极易使用权栅极感应静电,造成击穿。 2.一般的CMOS门电路能否进行“线与”?为什么?若要将CMOS门的输出进行逻辑与,你认为采用什么办法?

答:一般的不行,需找漏极开路的,再上拉个电阻才行。要将CMOS门的输出进行逻辑与,可以直接搭成与非门,如果要搭建与门则需要在与非门后再加个反相器。

3.若考虑用一个TTL门直接推动一个CMOS门,或者用一个CMOS门直接推动一个TTL门,试问能否政才工作?

答:在同样5V电源电压情况下,CMOS电路可以直接驱动TTL,因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而TTL电路则不能直接驱动CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间,则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求,所以在TTL电路驱动CMOS电路时需要加上拉电阻。若CMOS为12V,则只能CMOS驱动TTL。

六、实验小结

通过这次实验,我了解了CMOS门电路参数的测量方法,对于实验原理还不甚了解,整个实验的过程比较不顺利。在做实验五的验证时,一开始一直不能在示波器上得到同相的波形,重拆线路仍不行,后来换了台仪器才成功。在测量电阻的时候一点要记得断开电源,否则测得的数据是不准确的。用示波器输出信号时应该注意到最低电平是0,所以要给输出信号一个2.5V的直流偏置,CH1、CH2都要采用DC耦合的方式。

本文来源:https://www.bwwdw.com/article/ntdv.html

Top