1数据采集系统的AD转换器控制电路设计

DSP FPGA 数据采集系统

第３４卷第２ｌ期２００６年１１月１日

继电器

ＲＥＬＡＹ

Ｖ０１．３４Ｎｏ．２１

Ｎｏｖ．１，２００６５３

用ＣＰＬＤ实现多通道数据采集系统的

Ａ／Ｄ转换器控制电路设计

李志军，李欣然，石吉银，冷华

（湖南大学电气与信息工程学院，湖南长沙４１００８２）

摘要：提出一种新的基于复杂可编程逻辑器件ＣＰＬＤ的高速Ａ／Ｄ转换器的控制系统。该控制系统充分利用ｃＰＬＤ功能，采用ＶＨＤＬ语言及图形化编程方式，有效地实现了对Ａ／Ｄ控制器、多路采样保持器以及前端多片多路复用开关的协调控制，可以有效地控制多达３６通道数据的Ａ／Ｄ转换，能够大幅度减轻ＣＰｕ的工作负担，提高执行效率，简化软件编程，实现了硬件上的模块化控制。本文提出的基于ｃＰＬＤ的高速Ａ／Ｄ转换器的控制系统已成功地应用于电力系统综合负荷特性数据的实时采集。关键词：电力系统；中图分类号：Ｔｈ仃３

负荷特性数据采集；ＣＰＬＤ；

文献标识码：Ｂ

多路复用开关

文章编号：１００３４８９７（２００６）２１ＪＤ０５３旬５

Ｏ

引言

复杂可编程逻辑控制器（ＣＰＬＤ）为数字系统的

够通过软件编程实现各种逻辑器件功能以及简化电路设计等优点，我们将之应用于对多片多路复用开关及Ａ／Ｄ转换器的电路接口设计，成功地实现了多达３６通道的快速数据采集，大大简化了硬件系统，提高了装置的可靠性，充分显示出ｃＰＬＤ对多通道采样系统高效、可靠的时序逻辑控制的独特优势。

１

设计带来了极大的灵活性，它兼有的串并行工作方式和高集成度、高速、高可靠性等明显特点，在超高速领域和实时控制方面应用广泛。同时ｃＰＬＤ与各种处理器的结合给数字电路系统的设计也带来了极大的方便，利用ｃＰＬＤ控制的灵活性很容易对电路进行在线修改，实现各种复杂的数字逻辑控制，扩展了处理器的功能。在电力系统中，ＣＰＬＤ广泛应用于在线监测、抑制脉冲干扰、继电保护以及数据采集等方面¨。Ｊ。本文所介绍的Ａ／Ｄ转换器的控制系统是作者设计开发的电力系统综合负荷特性数据实时采集装置的一部分。在数据采集系统中，控制系统的前置部分很重要的一个环节就是Ａ／Ｄ转换∞Ｊ，在已有的利用ｃＰＬＤ实现采样控制的系统中，被控制的进行转换的通道数都比较少ｌｌ。Ｊ，采用一片多路复用开关对通道进行选通即可，不存在多个多路复用开关相互转换协调的问题，其时序控制相对简单，因此采用ＣＰＬＤ控制模式所具有的优势并不十分显著。在诸如电力系统综合负荷特性数据实时采集这样的应用场合，采样通道多，需要采用多片多路复用开关的组合并有效、可靠地实现大量通道之间的协调转换，这就必须通过外围电路来组合控制不同的多路复用开关之间的切换。装置研制实践表明，常规的时序逻辑控制方法使硬件结构十分复杂，开发与调试很不方便，尤其是严重影响装置的可靠性等关键性能。鉴于ｃＰＬＤ具有物理结构简单、能

系统的结构和功能

本系统主要是实现对前端调理电路采集到的同

步实时的３６路信号进行Ａ／Ｄ转换的控制。但是，在转换的时候，只能是多个通道依次进行转换，因此，采集到的模拟信号在进行Ａ／Ｄ转换之前需要使用采样保持器对其保持一段时间，再由多路复用开关将被保持的模拟信号依次送入Ａ／Ｄ控制器中进行转换。所以，本设计不仅要实现对Ａ／Ｄ转换器的控制，同时，还要完成多路采样保持器和多片多路复

。剌多路复用开关。ｌＩ：尘ｍ１

７Ｉ

Ｉ

７

采样保持嚣

。’刊￡＆目目Ⅱ＊ｎ。Ｉ——ｋ７ｌ

擗１厂＿

７

ＡＤＳ８５０５

刹多路复用开关０３ｌ＝＝土

７ｌ

州厂

７

图１采样控制系统框图

Ｆｉｇ．１

Ｆｍｍｅｏｆ８ａｎｌｐｌｉｎｇｃｏｎｔｒｏｌｓｙｓｔｅｍ

DSP FPGA 数据采集系统

继电器

在图１中，ＣＰＬＤ需要完成对三片多路复用开关、多路采样保持器和Ａ／Ｄ转换器的控制，同时，根据Ａ／Ｄ控制器的工作方式，还要对Ａ／Ｄ转换器的

某些端口进行查询。

２系统的组成

２．１

ＣＰＬＤ的选择

ｃＰＬＤ有以下几大优点：编程方式简便、先进，可以方便地通过软件编程实现各种逻辑器件的功能；高速——ｃＰＬＤ的时钟延时可以达到ｎｓ级，减小了系统的延时误差；高可靠性——几乎将整个控制系统下载于同一芯片中，大大缩小了体积，易于管理

和屏蔽ｐＪ。

ｃＰＬＤ的这些优点很符合电力系统综合负荷特性数据实时采集装置采样通道多的应用要求。本系

统选用的ＣＰＬＤ是Ａｌｔｅｒａ公司的ＭＡｘ７０００系列产

品ＥＰＭ７１２８ｓ一８４ＬＣＣ，它是可编程的大规模集成逻辑器件，具有高阻抗性、电可擦除等特点，可用门单

元为２５００个，工作电压可以支持＋５Ｖ或者＋３．３

ＶＨ’５

ｏ。该芯片有４个固定输入口，用来提供芯片工

作主频、复位、清零等功能；６８个通用Ｉ／Ｏ口，完全

能够满足系统的输入输出的要求。

２．２

Ａ／Ｄ的控制方式

鉴于１２位Ａ／Ｄ转换器采样精度不高，１６位串行输出Ａ／Ｄ转换器与并行总线的接口复杂且传输速度慢，难以满足高速采样要求，所以本系统选用ＡＤｓ８５０５。ＡＤＳ８５０５是双极性输入，１６位并行输出的Ａ／Ｄ转换器，采样率最高可以达到２５０ｋ／ｓ，每次转换的时间只需要４ｎｓ旧ｊ。ＡＤｓ８５０５的控制是通过对片选信号ｃｓ、启动信号Ｒ／ｃ以及对状态信号

ＢＵＳＹ的查询来实现的。

在本控制系统中，使用了多片多路复用转换开关，在进行数据的Ａ／Ｄ转换的时候，是采用单Ａ／Ｄ还是多Ａ／Ｄ工作就是不得不面对的问题。经过研究和试验，相比较多Ａ／Ｄ控制器的形式，单Ａ／Ｄ控制器便于时序的控制，不需要对多个Ａ／Ｄ转换器进行时序的转换，而且，更加经济，能有效地降低成本。

ＡＤｓ８５０５有２种转换和读数的方法［７＇８］：１）转换和读数同时进行

让Ｒ／ｃ为低启动转换，在转换的同时读取上一次转换完成的结果，但是必须在启动转换后７斗ｓ内读数才有效，否则数据无效。

２）先转换后读数

让Ｒ／ｃ为低启动转换，查询ＢｕｓＹ位。ＢｕｓＹ是

ＡＤｓ８５０５的状态信号，当ＢｕｓＹ为低时，表示转换已经完成；为高时，表示转换正在进行。这种方法很灵活，一般有两种操作方法：一种是ＣＳ始终接低电平，由Ｒ／ｃ来控制；另一种是Ｃｓ和Ｒ／ｃ同时为低时启动转换；ｃｓ为低，Ｒ／ｃ为高时将完成转换的数据输出。

在以上的控制方式中，ＣＳ始终接低电平，由Ｒ／ｃ来控制的控制方法，就是将Ａ／Ｄ转换器恒定地置

于工作状态，这种控制方式将会降低Ａ／Ｄ转换器的使用寿命，影响系统的稳定性。因此，作者采用了

ＣＳ和Ｒ／ｃ同时为低时启动Ａ／Ｄ控制器的方式。在

这种工作方式中，当Ａ／Ｄ转换器接收到启动信号后，ｃｓ和Ｒ／ｃ置低，并且至少保持４０ｎｓ的低电平脉冲，Ａ／Ｄ转换开始；同时，ＢｕＳＹ位置高。在数据Ａ／Ｄ转换完成的时候，ＢｕＳＹ位变为低电平，Ｒ／ｃ将变高，同时，将转换完成的数据输出。在数据输出的过程中，由于ＡＤｓ８５０５内部的数据总线是８位的，而转换的结果是１６位的，因此，ＡＤｓ８５０５设有一个ＢＹｒＩＥ位，当传输的是低八位的数据时，ＢＹＴＥ保持为低电平，传输的是高八位数据时，ＢＹＴＥ位就会自

动置高。

多路复用开关和采样保持器的控制

根据采集装置的要求，设计了３６路采集通道，因此必然要在将采集到的同步原始信号输入Ａ／Ｄ转换器之前将信号保持，保持的时间由后台ｃＰｕ设定的采样周期确定，并通过多路复用开关，把选通通道的信号送人Ａ／Ｄ转换器。现有的多路复用开关最多只能达到１６选１，要实现３６路采集通道的转换就不得不采用三个多路复用开关的组合，作者利用两片１６选１和一片４选ｌ的多路复用开关实现了３６路通道，并利用软件ＭＡｘ＋ＰＬｕｓＥＩＩ和ＶＨＤＬ语言编写控制程序实现了３６路通道之间的

切换。

系统利用软件ＭＡＸ＋ＰＬＵＳＩＩ来完成ＣＰＬＤ程

序的编写。ＭＡｘ＋ＰＬｕＳ１１支持多种输入方式，在这里，作者用到的是其中的文本输入方式和图形输入方式，采用的是硬件语言ＶＨＤＬ，采用至顶向下的方法进行设计。

作者设计的系统控制部分如图２所示，由两大部分组成：一部分是控制Ａ／Ｄ转换器和采样保持器，如图２中的ＡＤ０３模块；另一部分是对多路复用

开关的控制，如图２中的ｃｏｎｔｒｏｌｍｕｘ模块。

２．３

３系统的实现

DSP FPGA 数据采集系统

李志军，等用ｃＰＬＤ实现多通道数据采集系统的Ａ／Ｄ转换器控制电路设计５５

ｃｐｌｄ＿ｃｌｋ

ｂｕｓｙ

Ｄｕｌｓｅ

图４状态图Ｆ培．４

Ｆｒａｍｅｏｆ

ｓｔａｔｅｓ

ｓ田：ｐｒｏｃｅｓｓ（ｃｕｒ—ｓｔ，ｂｕｓｙ）

ｃａｓｅ

ｃｕＬｓｔｉｓ

ｗｈｅｎ

ｓ０＝＞ｒｃ＜＝１’ｃｓ＜＝１，；ｂｙｔｅ＜＝Ｏ’６ｎｉｓｈ＜＝Ｏ’

图２Ａ／Ｄ控制器的控制部分结构图

——复位至初始状态

Ｆ培．２

ｎ丑ｍｅ０ｆｔｈｅｃｏｎｔｍｌｌｅｒ０ｆＡ／Ｄ

ｃｏｎｖｅｒｔｅｒ

ｉｆｅｎ＝１７ｔｈｅｎｎｅⅪ一ｓｔ＜＝ｓ１；３．１

ＡＤ转换器的控制时序及工作状态设计

ｅｌｓｅｎｅｘｔ—ｓｔ＜＝８０；在２．２节所述的Ａ／Ｄ控制方式下，通过ＡＤ０３

ｅｎｄｉｆ：模块实现的ＡＤＳ８５０５的时序图如图３所示。图３ｗｈｅｎ

９１＝＞ｒｃ＜＝Ｏ’ｃｓ＜＝０’ｂｙｔｅ＜＝０’ｆｉｎｉｓｈ＜＝Ｏ’

中ＭＯＤＥ和ＤＡＴＡＢｕｓ分别代表Ａ／Ｄ转换器所处

——启动ＡＤ

ｉｆｅｎ＝１’ｔｈｅｎｎｅｘｔ—ｓｔ＜＝ｓ２；的状态和数据总线的状态，其中的各个时间标为各ｅｌｓｅｎｅｘｔ—ｓｔ＜＝ｓ０：

个信号间的延时或者信号的建立时间。有关符号含ｅｎｄｉｆ：

义如下：ｔ。。为Ａ／Ｄ启动要求的低电平脉冲持续时ｗｈｅｎ

ｓ２＝＞ｒｃ＜＝Ｏ’ｃｓ＜＝Ｏ’ｂｙｔｅ＜＝Ｏ’６ｎｉｓｈ＜＝Ｏ’

间；￡。ｄ为Ｒ／ｃ变低到ＢｕｓＹ置位的延迟时间；ｔｗ２为——延时

ＢｕｓＹ为低电平的脉冲持续时间；ｔ。。为转换的时间；ｎｅｘｔ—ｓｔ＜＝ｓ３：

ｆ扭为总线无效时间；￡。为从Ｒ／ｃ信号到ｃｓ信号的建

ｗｈｅｎ

ｓ３＝＞ｒｃ＜＝Ｏ’ｃｓ＜＝Ｏ，．ｂｙｔｅ＜＝Ｏ’ｆｉｎｉｓｈ＜＝Ｏ’

立时间；￡。为总线有效时间。

——延时

ｎｅｘｔ—ｓｔ＜＝ｓ４；ｗｈｅｎ

ｓ４＝＞ｒｃ＜＝１’ｃｓ＜＝１，．ｂｙｔｅ＜＝Ｏ’６ｎｉｓｈ＜＝０’

——采样等待，采样进行中…

ｉｆｂｕｓｙ＝１７ｔｈｅｎ西々三产Ｈ］厂一

呱商粒缸砬旷面面

ｎｅⅪ一ｓｔ＜＝ｓ５：ｅ１８ｅ

ｎｅｘｔ—ｓｔ＜＝ｓ４：

ｅｎｄｉｆ：

ｗｈｅｎ

ｓ５＝＞ｒｃ＜＝１’ｃｓ＜＝Ｏ’ｂ”ｅ＜＝Ｏ’ｆｉｎｉｓｈ＜＝１’

一ｓ二ｊ三互二Ｅ￡≥叵妪丽—邓＝４犁—一岫盏踅手划｝ｊ三二

——转换完成，读取低８位数据

ｎｅｘｔ—ｓｔ＜＝ｓ６；

ＤＡＴＡ即ｓ

———————刁ｒＴ器葺毛■一一

Ｈｉ—ｚｓｔａｔｅ

：ｉ

×陋ｔａｖａｌｉｄ×』凝

ｗｈｅｎ

ｓ６＝＞ｒｃ＜＝１’ｃｓ＜＝０，．ｂｙｔｅ＜＝１’ｆｉｎｉｓｈ＜＝１’

——转换完成，读取高８位数据

圈３

ＡＤ鹦５０５工作时序图

ｎｅｘｔ—ｓｔ＜＝ｓ０；

Ｆｉｇ．３

Ｔｉｍｅｓｅｑｕ明ｃｅｏｆＡＤＳ８５０５

ｅｎｄ

ｃａｓｅ：

ｅｎｄ

ＡＤ０３模块完全由ＶＨＤＬ语言设计的有限状态ｐｍｃｅｓｓｓ田；

３．２

ｃｏｎｎＤｌｍｕｘ模块

机实现‘１０１。根据ＡＤＳ８５０５的时序，本文设计了如图４所示的ＡＤＳ８５０５的工作状态转移图。

该模块是用来控制多路复用开关的，它由一个

。

３６进制计数器构成。在设计计数器的时候，考虑到图４中定义了ｓ。一ｓ。等７种工作状态，所设计要控制三片多路复用开关，因此设定了三个溢出标的各状态功能及其状态转移的实现过程描述如下：

志Ａ１、Ａ２、Ａ３，分别用来控制三片多路复用开关的

DSP FPGA 数据采集系统

５６

继电器

片选端，还设置了一个ｏｕｔ３溢出信号，做为Ａ／Ｄ转作只需要后台的ｃＰｕ提供３个信号，就能输出１２

换结束信号。

个信号，实现对多个芯片的控制。

控制方式如下：控制系统启动时，利用计数器的

在设计的这个电路中，采取的是“同时采集，分高两位的逻辑组合实现Ａ１，选通第一片多路复用开

时转换”的工作方式，即采样保持器将在采样启动关；当计数到１６个脉冲时，Ａ２输出低电平，Ａｌ恢复信号到来时采集到的３６路同步信号保持，在ＬｏＧＩＣ

高电平，选通第二片多路复用开关；检测到第３２个接收到高电平的时候将采样保持器所保持的信号释

脉冲到来，Ａ３输出低电平，而Ａ２恢复高电平，选通

放，依次经过选通的通道送人ＡＤ进行模数转换。最后一片多路复用开关同时停止第二片多路复用开

具体的工作方式如下：由后台ＣＰｕ向ｃＰＬＤ发出工

关；检测到第３６个脉冲时，由ｏｕｔ３发出低电平，表作启动脉冲信号，当ＡＤ０３模块接收到该工作启动示３６路信号的一次转换全部完毕。脉冲时，就启动该控制系统，将此时采集到的信号保

３．３系统的工作方式持在采样保持器中，系统的采样由ＡＤ０３模块的ｓ—３．３．１输入端子功能

ＰｕＬＳＥ脉冲给出（系统的采样周期由后台的ｃＰＵ设ＡＤ０３模块中的ｃｌｋ是ｃＰＬＤ的工作脉冲，也是定，并通过对ｓ—ＰｕＬｓＥ端子发出周期脉冲来实现），整个控制器的启动脉冲；ＢｕｓＹ与ＡＤＳ８５０５的ＢｕＳＹ

在ＡＤ０３模块的ＨＳＣＯＮ端子置高时，将采样保持器位连接，向控制系统提供查询信号；Ｓ—ＰｕＬｓＥ是由

所保持的信号释放，从第一个通道的信号开始逐个后台ｃＰｕ发出的采样信号；ＣＬＲ是ｃｏｎｔｒｏｌｍｕｘ模块

进行Ａ／Ｄ转换，每完成一次Ａ／Ｄ转换，由ＡＤ０３模中的计数器清零信号，一般情况下置为高电平。

块的ＦＩＮＩＳＨ向ｃｏｎｔｒｏｌｍｕｘ模块的ｃｌｋ发出一个脉３．３．２输出端子功能

冲，ｃｏｎｔｒｏｌｍｕｘ模块内部的计数器加１，选通下一个Ｒｃ和ｃｓ位分别控制ＡＤｓ８５０５的Ｒ／ｃ和ｃｓ

通道，继续进行Ａ／Ｄ转换。直到第３６路信号转换位；Ａｌ～Ａ３代表了３片多路复用开关地址，为低电

完成，ｃｏｎｔｒｏｌｍｕｘ模块的ｏｕｔ３向ＡＤ０３模块发出停止平时表示选中相应的多路复用开关；ＨｓＣＯＮ连接到信号、，停止Ａ／Ｄ控制系统。

采样保持器的ＬＯＧＩｃ端，高电平时使采样保持器将

保持的信号释放输出；Ｐｏ～Ｐ３分别接到各片多路复

４仿真分析及结果

用开关的逻辑组合端子，选通某一路信号通道。

根据以上的设计，在软件Ｍｕｘ＋ＰＬＵＳＩＩ中进

本系统是通过ＡＤ０３和ｃｏｎｔＩｄｍｕｘ两个模块相

行仿真，设定给定的采样控制器的工作时序仿真图互作用来实现对Ａ／Ｄ转换器、多路复用开关和采样

如图５所示。由图５可以看出，仿真结果完全满足

保持器的控制的。从图２可以看出，整个系统的工

系统的时序设计要求。

—．／一Ｄｕｌｓｅ０门

—．， ｅｐＩｄ—ｃＩｋ０卿唧舢删腰唧哪唧删删册唧唧珊删舢唧唧唧哪删舢㈣咖删ｌ聊瑚嗍删删删唧时

—．，一ｃＩｒ

１—，一ｂｕｓｙ

１－二—／ＳＨ

１。—＿，Ｌｃ１］厂］厂］厂］厂］厂］广］厂］厂］厂］厂］厂］厂］厂］厂］ｒ］厂］厂］厂］●【＿一，Ｐｆ５Ｏｊ

Ｄ０ ．．＿，ＣＳ

１］ｎｎ几ｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎｎ１ｎｎｎｎｎｎｎｎ

ｌ—＿一ｂｙｔｅ

０ｕ阳

ｒＬｎｎｎｎｎｎｎ几ｎｎｎｎｎｎｎｎｎ

１●＿＿。＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿——

－一Ａ２

１Ｉ．．．．．．．．一

ｌ－－，Ａ１

０—／Ｉｍｕｘ：３ＩＰ１５．０】

Ｄ口

—／｜ｄ｜ｎｇｓｈＤｌ：１Ｉｑ

Ｄ０

—／ｄ０３：２４ＩｃｕＬ鲥

Ｄ０

图５

系统整体工作时序仿真图

Ｆｉｇ．５

Ｔｉｍｅｓｅｑｕｅｎｃｅｓｉｍｕｌａｔｉｏｎｆｒａｍｅｏｆｔｈｅｗｈｏｌｅ８ｙｓｔｅｍ

５结论

协调控制，为多片多路复用开关的使用提供了一个

比较新颖的思路与解决方案。本文设计的系统具有本文论述了如何利用ｃＰＬＤ对多路信号进行转电路结构简单，调节灵活，通用性强，可重复利用，可换，以及如何实现对多片多路开关和Ａ／Ｄ转换器的

移植性强等特点。系统的实现方法是使用硬件语言

DSP FPGA 数据采集系统

李志军，等用ｃＰＬＤ实现多通道数据采集系统的Ａ／Ｄ转换器控制电路设计５７

ＶＨＤＬ采用至顶向下的方法，经过简单的修改可以应用于大多数的Ａ／Ｄ转换器控制系统。本文提出的方案与应用于实际的负荷特性数据采集以及仿真所获得的结果完全吻合，充分证明本文所提出方案的可行性与相应的系统设计的正确有效性。参考文献：

蔡月明，梅军，曹晓华．ｃＰＬＤ在继电保护装置中的应用［Ｊ］．继电器，２００１，２９（１０）：４２－４４．

ＣＡＩＹｕｅ－ｍｉｎｇ，ＭＥＩＪｕｎ，ＣＡ０Ｘｉａｏ－ｈｕａ．Ａｐｐｌｉｃａｔｉｏｎｏｆ

ｃＰＬＤ

ｉｎ

Ｒｅｌａｙ

Ｐｍｔｅｃｔｉｏｎ

ＷＡＮＧＸｕ—ｚｈｕ，ＷＡＮＧＲｕ一１ｉｎ，ＷＵＤｏｎｇ，ｅｔａ１．ＡＲｅ出－

ＴｉｍｅＤａｔａ

Ａｃｑｕｉｓｉｔｏｎａｎｄ

ｏｆ

Ｄａｔａ

ＰｒｏｃｅｓｓｉｎｇＳｙｓｔｅｍＡｃｑｕｉｓｔｉｏｎ

ａｎｄ

Ｂａｓｅｄ

ｏｎ

ＤｓＰ［Ｊ］．Ｊｏｕｍａｌ

Ｐｍｃｅｓｓｉｎｇ，

１９９９，１４（４）：５０９．５１２．

［７］周日贵，叶永生，胡景春，等．定点ＤｓＰ的数据采样处

理系统［Ｊ］．仪表技术与传感器，２００３，（１１）：４１．４２．

ＺＨＯＵＲｉ—ｇｕｉ，ＹＥ

Ｙｏｎｇ—ｓｈｅｎｇ，ＨＵＪｉｎｇ—ｃｈｕｎ，ｅｔａ１．Ｄａｔａ—

ｏｆＦｉｘｅｄ－ｐｏｉｎｔ

ｓａｍｐｌｉｎｇ

Ｐｒｏｃｅｓｓｉｎｇｓｙｓｔｅｍ

ＤｓＰ［Ｊ］．

Ｉｎ—

ｓｔｍｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒ，２００３，（１１）：４１—４２．

［８］

ｈｔｔｐ：／／ｆｂｃｕｓ．

ｔｉ．ｃｏｍ．ｃｎ／ｃｎ／ｄｏｃｓ／ｐｒｌＤｄ／ｆｏｌｄｅｒｓ／ｐｒｉ∥

１６一ＢＩＴ

ａｄｓ８５０５．ｈｔｍｌ．

２５０ＫＳＰＳＳａｍｐｌｉｎｇＣＭＯＳＡｎａ

Ｂｕｒｒ－Ｂｒｏｗｎ

ｓｅｔ［Ｊ］．Ｒｅｌａｙ，２００１，２９

ｌｏｇ—ｎａｌｏｇ－ｔｏ—Ｄｉ西ｔａｌ

Ｐｒｏｄｕｃｔｓｆ．ｒｏｍ

Ｃｏｎｖｅｒｔｅｒ［ＥＢ／０Ｌ］．

（１０）：４２—４４．［２］

张鑫，李娜，宗剑，等．基于ｃＰＬＤ的电动机保护装置的设计［Ｊ］．继电器，２００４，３２（１７）：４３－４６．

ＺＨＡＮＧ

Ｔ色ｘ船Ｉｎｓｔｕｍｅｎｔｓ．２００５．

［９］张永伟，尹项根，李彦武，等．ｃＰＬＤ在断路器在线监测

数据采集系统中的应用研究［Ｊ］．电力自动化设备，２００３，２３（４）：３４—３７．

ＺＨＡＮＧＹｏｎｇ－ｗｅｉ，ＹＩＮＲｅｓｅａｒｃｈ

ｏｎ

Ｘｉｎ，ＵＮａ，ＺＯＮＧＪｉ粕，ｅｔａ１．Ｄｅｓｉ只ｎｏｆＭｏｔｏｒＢａｓｅｄ

ｏｎ

Ｐｒｏｔｅｃｔｉｏｎ４３—４６．

ｃＰＬＤ［Ｊ］．Ｒｅｌａｙ，２００４，３２（１７）：

Ｘｉａｎｇ—ｇｅｎ，ＵＹａｎ－ｗｕ，ｅｔａ１．

ＣＰＬＤ

ｉｎ

Ｄ砒ａ

Ａｃｑｕｉｓｉｔｉｏｎ

Ａｐｐｌｉｃａｔｉｏｎｏｆ

［３］余芳，王文志，舒乃秋．用ｃＰＬＤ实现脉冲干扰抑制电路［Ｊ］．电力自动化设备，２００４，２４（３）：７９－８１．

ＹＵ

ｓｙｓｔｅｍｆｏｒＡｕｔｏｍａｔｉｏｎ

ＢｍｋｅｒｏｎｌｉｎｅＭｏｎｉｔｏｒｉｎｇ［Ｊ］．ＥｌｅｃｔｒｉｃＪ）ｏｗｅｒ

Ｅｑｕｉｐｍｅｎｔ，２００３，２３（４）：３４－３７．

Ｆａｌｌｇ，ＷＡＮＧＷｅｎ－ｚｈｉ，ＳＨＵＮａｉ－ｑｉｕ．ＤｅｓｉｇｎｏｆＰｕｌｓｅ

［１０］黄正谨，徐坚，章小丽，等．ｃＰＬＤ系统设计技术入门与

应用［Ｍ］．北京：电子工业出版社，２００２

ＨＵＡＮＧ

ＤｉｓｔｕｒｂａｎｃｅＲｅｓｔｉｃｔｉｏｎＰｏｗｅｒＡｕｔｏｍａｔｉｏｎ

Ｃｉｒｃｕｉｔｗｉｔｈ

ＣＰＬＤ『Ｊ］．Ｅｌｅｃｔｒｉｃ

Ｅｑｕｉｐｍｅｎｔ，２００４，２４（３）：７９－８１．

Ｚｈｅｎｇ．ｊｉｎ，ＸＵＪｉａｎ，ＺＨＡＮＧ

Ｘｉａｏ ｌｉ，ｅｔ

ａ１．

［４］

张桂清，冯涛，王建华，等．ＥＤＡ技术在数字保护继电器中的应用［Ｊ］．继电器，２００２，３０（６）：１７－２０．

ＺＨＡＮＧＧｕｉ．ｑｉｎｇ，ＦＥＮＧ

ＣＰＬＤＳｙｓｔｅｍＤｅｓｉｇｎ７Ｉ’ｅｃｈｎｏｌｏｇｙＩｎｔＩＤｄｕｃｔｉｏｎａｎｄＡｐｐｌｉ－

ｃａｔｉｏｎ［Ｍ］．Ｂｅｉｊｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ

ｄｕｓｔｒｙＰｒｅｓｓ，２００２．

ＨｏｕｓｅｏｆＥｌｅｃｔｍｎｉｃｓＩｎ—

７ｒａｏ，ＷＡＮＧＪｉａｎ．ｈｕａ，ｅｔａ１．

７１１ｈｅＡｐｐｌｉｃａｔｉｏｎｏｆＥＤＡ７ｒｅｃｈｎｏｌｏｇｙｉｎＤｉｇｉｔａｌＰｒｏｔｅｃｔｉｏｎ

Ｒｅｌａｙ［Ｊ］．Ｒｅｌａｙ，２００２，３０（６）：１７．２０．［５］

陈明明，李忠，郑华．基于ｃＰＬＤ的Ａ／Ｄ自动采样接口［Ｊ］．继电器，２００４，３２（１６）：４４．４６．

ＣＨＥＮ

收稿日期：２００６ｍ７一１７；作者简介：

修回日期：２００６＿０７＿２７

Ｍｉｎｇ ｍｉｎｇ，ＵＺｈｏｎｇ，ＺＨＥＮＧＨｕａ．Ｉｎｔｅｌｆ如ｅ０ｆ

ｏｎ

李志军（１９８２一），男，硕士研究生，研究方向为电力系

统负荷建模；Ｅ－咖ｉｌ：ｌｚｈｊ—１９８２．１０＠１６３．ｃｏｍ

李欣然（１９５７一），男，教授，博士生导师，主要从事电力系统负荷建模，电力系统运行与控制的研究与教学；

石吉银（１９８１一），男，硕士研究生，研究方向为电力系统负荷建模。

Ａ／ＤＡｕｔｏ－ｓａｍｐｌｉｎｇＢａｓｅｄｃＰＬＤ［Ｊ］．Ｒｅｌａｙ，２００４，

３２（１６）：４４－４６．［６］

王旭柱，王汝霖，吴东，等．基于ＤｓＰ的信号实时采集与处理系统［Ｊ］．数据采集与处理，１９９９，１４（４）：５０９．

５１２．

ＤｅｓｉｇｎｏｆｃｉｒｃｌｌｉｔｏｆＡ／ＤｃＯｎＶｅｒｔｅｒＯｆｍｌｌｌｔｉ－ｃｈａｎｎｅｌ

ＬＩ

ｄａｔａ神ｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂ嬲ｅｄ

Ｏｎ

ＣＰＬＤ

Ｚｈｉ．ｊｕｎ，ＬＩ

Ｘｉｎ—ｒａｎ，ＳＨＩ

Ｊｉ－ｙｉｎ，ＬＥＮＧＨｕａ

（Ｃｏｌｌｅｇｅ

Ａｂｓｔｒａｃｔ：ｔｉｏｎ

ｏｎ

ｏｆＥ１ｅｃｔｒｉｃａｌａｎｄ

Ｉ幽ｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，Ｈｕｎ明Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈ肌ｇｓｈａ

ｃｏｎｖｅｎｅｒ

４１００８２，Ｃｈｉｎａ）

Ａｎｅｗ

ｃｏｎｔｒ０１ｓｙｓｔｅｍｆｏｒｈｉｇｈ ｓｐｅｅｄ。Ａ／Ｄ

ｂａｓｅｄ

ｏｎ

ＣＰＬＤｉｓｐｒｅｓｅｎｔｅｄ．Ｔｈｅｃｏｍｒｏｌｓｙｓｔｅｍａｃｈｉｅｖｅ８ｔｈｅｏｐｅｍ．

ｔｈｅｃｏｎｃｅｒｔｅｄ—ｃｏｎｔｒ０１ｏｆＡ／Ｄｃｏｎｖｅｒｔｅｒ，ｍｕｌｔｉ—ｍｕｌｔｉｐｌｅｘｅｒｓａｎｄｓａｍｐｌｉｎｇ—ｈｏｌｄｅｒ弓ｅｆｆ奄ｃｔｉｖｅｌｙｂｙｕｓｉｎｇＣＰＬＤｓｕｍｃｉｅｎｔｌｙ，ｔｈｅｌａｎ－ＶＨＤＬａｎｄＧｒ印ｈｉｃＥｄｉｔｏｒ，粕ｄｉｔ

ｃａｎ

ｇｌｌａｇｅ０ｆ

ｃｏｎｔｒｏｌｔｈｅＡ／Ｄｃｏｎｖｅｒｔｍｏｒｅｔｈａｎ３６

ｃｈ锄ｅｌｓ

ｗｅｌｌ．Ｉｔａｌｓｏ

ｃａＩｌ

ｒｅｌｉｅｖｅ山ｅｗｏｒｋｏｆ

Ａ／

ｃＰｕ，ｉｍｐｒｏｖｅｔｈｅＤ

ｃｏｎＶｅｎｅｒ

ｓｙｓｔｅｍ§ｅｍｃｉｅｎｃｙ，ｓｉｍｐｌｉｆｙ

ｏｎ

ｔｈｅ

ｓｏｆｔｗａｒｅｐｒｏｇｒａｍｍｉｎｇ，ａｎｄａｃｈｉｅｖｅｍｏｄｕｌａｒｉｔｙｆｏｒｔｈｅ

ｃｏｎｔｒｏｌｌ岵Ｔｈｅｈｉｇｈ－ｓｐｅｅｄ

ｂａｓｅｄ

ＣＰＬＤｉｓａｐｐｌｉｅｄｆｏｒ

ｔｌｌｅｒｅａｌ—ｔｉｍｅｓａｍｐｌｉｎｇｉｎｉｎｔｅｇｍｔｉｏｎｌｏａｄｃｈａｒａｃｔｅｒｉｓｔｉｃｄａｔａａｃｑｕｉｓｉｔｉｏｎｉｎｐｏｗｅｒｓｙｓｔｅｍ．

ＣＰＬＤ；

１ａｅｙｗｏＩ’ｌｌｓ：

ｐｏｗｅｒｓｙｓｔｅｍ；

ｌｏａｄｃｈａｒａｃｔｅｒｉｓｔｉｃｄａｔａａｃｑｕｉｓｉｔｉｏｎ；

ｍｕｌｔｉｐｌｅｘｅｒ

DSP FPGA 数据采集系统

用CPLD实现多通道数据采集系统的A/D转换器控制电路设计

作者：作者单位：刊名：英文刊名：年，卷(期)：引用次数：

李志军， 李欣然， 石吉银， 冷华， LI Zhi-jun， LI Xin-ran， SHI Ji-yin， LENGHua

湖南大学电气与信息工程学院,湖南,长沙,410082继电器RELAY

2006，34(21)3次

参考文献(10条)

1.蔡月明.梅军.曹晓华 CPLD在继电保护装置中的应用[期刊论文]-继电器 2001(10)2.张鑫.李娜.宗剑.牟龙华 基于CPLD的电动机保护装置的设计[期刊论文]-继电器 2004(17)3.余芳.王文志.舒乃秋 用CPLD实现脉冲干扰抑制电路[期刊论文]-电力自动化设备 2004(3)

4.张桂青.冯涛.王建华.张杭.郑士泉 EDA技术在数字保护继电器中的应用[期刊论文]-继电器 2002(6)5.陈明明.李忠.郑华 基于CPLD的A/D自动采样接口[期刊论文]-继电器 2004(16)

6.王旭柱.吴东.贺明霞.王汝霖.陈启尧 基于DSP的信号实时采集与处理系统[期刊论文]-数据采集与处理 1999(4)7.周日贵.叶水生.胡景春.龚勇清.聂爱球 定点DSP的数据采样处理系统[期刊论文]-仪表技术与传感器 2003(11)8.查看详情 2005

9.张永伟.尹项根.李彦武.胡文平.王志华 CPLD在断路器在线监测数据采集系统中的应用研究[期刊论文]-电力自动化设备 2003(4)

10.黄正瑾.徐坚.章小丽 CPLD系统设计技术入门与应用 2002

相似文献(2条)

1.学位论文 高嵩 电力牵引负荷特性数据采集系统硬件开发 2009

为了深入研究电气化铁路牵引负荷对公用电网的影响，改善电网电能质量，增强系统稳定性，必须对牵引负荷进行相关的试验研究，以明确这些影响的形成机理、生成条件以及定量地分析这些影响所带来的直接后果。鉴于电力系统的特殊性，通常采用计算机仿真的方式来模拟牵引负荷的各种工况进行试验。而精确的仿真效果需要精确的仿真模型支持，因此关键的牵引负荷模型的建立成为亟待解决的难题之一。 本文在阐述了电力系统牵引负荷建模的意义和重要性的基础上，通过研究开发一套电力系统牵引负荷特性数据采集系统为电力系统负荷建模的总体测辨法提供数据支持。文章在比较了多种数据数据采集系统结构的基础上，按照电力系统负荷特性数据采集系统的要求，选用了一种基于CPLD和USB技术的系统设计方案。采集系统以CPLD为核心，通过控制4片8路A/D转换芯片、高违FIFO以及以USB2．0为接口的USB控制芯片，可以实现最高达32路、精度达12位的数据采集系统，从而有效地减少了电路板面积、芯片数量，降低了系统故障几率，进而提高了系统运行的稳定性和设计的灵活性。借助于USB传输方式的特点进一步提高了数据传输系统得稳定性和适应性，解决了传统数据采集系统在传输速度和通道数量之间的瓶颈问题。 文章详细介绍了系统的硬件设计方案和软件设计方法，分别介绍了各个芯片之间的硬件方面的连接与软件方面的控制。尤其在系统CPLD软件设计中利用状态机的特性提出了主从状态机的设计方法，能够获得准确、清晰的运行和控制时序，比较好地解决了采集系统的时序逻辑控制问题。 通过借助QuartusⅡ软件仿真和优化建议工具以及各种实验室仪器设备的检验调试，进一步优化了原有的系统软件设计，提高了系统的可靠性，增强了系统的自动化水平。通过多次的仿真和试验，均已验证该系统能够满足电力系统牵引负荷建模所需数据采集的要求。 关键词：电力系统；电气化铁路牵引负荷；总体测辨法；数据采集系统；CPLD；USB

2.学位论文 徐鹏 电气化铁路牵引负荷特性记录与分析系统软件平台的开发 2009

电气化铁路牵引负荷是移动的、幅值变化大而又频繁的特殊单相负荷，其产生的谐波及负序分量会对电力系统造成相当的危害，因此电气化铁路牵引电网综合负荷模型在电力系统规划设计、运行调度所需的电网仿真计算中具有重要意义，其建模工作已经引起国内外电力界学者和工程技术人员的广泛重视。 本文介绍了电力牵引负荷建模的两种主要方法：统计综合法和总体测辨法。其中总体测辨法是综合负荷建模的主要途径之一，该方法不依赖于用户统计，建模数据直接来源于实际系统，实用性强，是一种非常行之有效的负荷建模方法，它不断借鉴系统辨识理论的最新成果，被广大学者和技术人员采用。 本文针对总体测辨法，介绍了电气化铁路牵引负荷特性记录与分析系统，重点分析了系统软件的设计与实现。该系统可以为电气化铁路牵引电网负荷建模的研究提供重要的数据来源。 论文首先介绍了电力负荷建模的发展，给出了常用的负荷模型，阐述了电气化铁路牵引负荷的特点，以及它对公用电网的影响和电铁牵引负荷建模的重要性；其次介绍了电气化铁路牵引供电系统的组成和供电方式，分析了牵引负荷建模的基本原理与方法，重点阐述了基于总体测辨法的系统辨识的优点、基本原理与辨识步骤，简要介绍了电铁牵引负荷特性数据采集系统的发展状况和它的特点要求；再次提出了电气化铁路牵引负荷特性记录与分析系统的整体设计方案，包括系统组成与软、硬件设计方案，详细阐述了后台软件平台的设计原则与设计目标，以及软件各部分功能设计和实现方法。整个软件采用Visual C++6．0编写，坚持开放性、合理性、稳定性、模块化、人性化的原则，实现了数据通讯、数据判断、数据显示、数据处理、谐波分析、文件保存和网络传输的设计目标。最后介绍了在实验室的模拟仿真条件下，后台软件平台各功能的测试结果，以及测试中出现的问题和解决方法。通过实验室的仿真测试表明，各项功能达到了设计的要求。 关键词：电力负荷特性；电气化铁路；牵引负荷；总体测辨建模；数据采集；USB

引证文献(3条)

1.李志军 牵引变电站负荷特性记录装置的设计与开发[期刊论文]-广东电力 2008(04)

DSP FPGA 数据采集系统

3.吴小锋.王琪 高速数据采集系统在基于ARM动态称重系统中的应用[期刊论文]-电子元器件应用 2007(10)

本文链接：/Periodical_jdq200621013.aspx

下载时间：2009年12月15日

本文来源：https://www.bwwdw.com/article/nde1.html