2012数字逻辑试题

忻州师范学院计算机科学与技术系

2012—2013学年第一学期《数字逻辑》期末考试试题(A卷)

（考试班级：本科1101.11102班 考试时间：110分钟）

一、逻辑代数基础知识题(每题5分，共30分)

1、用代数法化简F(A,B,C)?ABC?ABC?ABC?ABC 2、用卡诺图法化简并写出其最简与或式和或与式。

Z(A,B,C,D) = ∏M(0,1,2,6,8,10,11,12)

3、求 ? A ? ? C ? B ? D 的对偶。 FBC?4、用卡诺图法判断函数F ? A D ? AB C ? A C 是否存在险象。

5、导出“1111”序列检测器的原始状态图和状态表。当连续输入四个或四个以上的1时， 电路输出为1； 其它情况下电路输出为0。

6、1、用卡诺图法化简，并写出其最简与或式和或与式。

F(A,B,C,D) = ∑m(0,1,6,9,14,15) + ∑Φ(2,4,7,8,10,11,12,13 )

2、求F（A，B，C）=AC+BC+AB的最小项表达式。 3、求F=(A+B)(B+C)(A+CD)的反函数。

4、用“与非”表达式实现逻辑函数 F(A,B,C,D)=ABC+ABC+BCD+BC

、用代数法化简F(A,B,C)?ABC?ABC?ABC?ABC 2、用卡诺图分别描述下列逻辑函数。

Y(A,B,C) = ∑m(0,1,2,6) Z(A,B,C) = ∏M(1,2,4,5)

3、将下列逻辑函数填入卡诺图并写出各自的标准表达式。 Y(A,B,C)?AB?C

Z(A,B,C)?(A?B)C

4、用卡诺图法化简并写出其最简与或式和或与式。

Z(A,B,C,D) = ∏M(0,1,2,6,8,10,11,12)

5、求 的对偶和反函数。反函数分别用反演规则和F 的形式F?A?B?C?B?C?D来求。

】用代数法化简

AB+BC+BC+AB AB+AC+BCD 【例2】用卡诺图法化简

F（A，B，C，D）=∑m（0，2，6，8，10，14）+∑d（5，7，13，15） F（A，B，C，D）=ACD+ACD+ACD+ACD 【例3】求最简“与-非”表达式 F= AB+BC+AC 【例4】求最小项表达式 F（A，B，C）=AC+BC+AB

第 1 页 共 6 页

【例5】用卡诺图化简法将函数化简为最简“与-或”表达式： F(A,B,C,D)=AB+ACD+AC+BC

【例6】求反函数 F=(A+B)(B+C)(A+CD)

【例7】求对偶 求函数F=AC+BC的对偶式。

导出“1111”序列检测器的原始状态图和状态表。当连续输入四个或四个以上的1时， 电路输出为1； 其它情况下电路输出为0。

【例12】某序列检测器有一个输入X和一个输出Z，当收到的输入序列为“101”或“0110”时，在上述序列的最后一位到来时， 输出Z=1，其它情况下Z=0， 允许输入序列码重叠。试列出其原始状态表。

【例13】用树干分支法画出重叠型和非重叠型“1010”序列检测器的原始状态图。 对表2所示的最简状态表，提出一种合适的的状态分配方案， 列出其编码状态表。

表2

二、电路分析（每小题10分，共30分） 1、图1

第 2 页 共 6 页

&X

Z Q11J&Q01J

2、图2 C1C1

&Q1K1Q1K 0第 3 页 共 6 页 CP

A&≥1F2 B ≥11 & C &≥1≥1 F1

&

四、电路设计（每题10分，共40分） 1、设计一位二进制半加器。

3、用74193（如图3）设计模12递减计数器。

4、试用一个74283（如图4）实现余3码转换为8421BCD码的电路。

A、B、C、D表示8421码，F为输出，当8421码对应的一位十进制数≥5时，输出“1”，否则输出“0”，求其最简式，画出电路图。

1、设计一个组合逻辑电路，其输入ABCD为8421BCD码。当输入数能被4或5整除时，电路输出F=1，否则F=0。 试分别用或非门和与或非门实现。

2、求出下表1所示的激励函数和输出函数表达式，并画出电路。用D触发器实现。 3、用图3所示的译码器74138实现全减器电路。

4、用图4所示的四选一多路选择器74153实现F（A,B）=

图3 图4

表1

第 4 页 共 6 页

Y2Y1 00 01 11 10 Y2(n＋1）Y1(n+1)/z

x=0 11/0 00/0 00/1 01/0 x=1 01/0 00/1 10/1 11/0

图3

图4

附表74193的逻辑功能

【例16】求出下表所

示的激励函数和输出函数表达式，并画出电路。分别用D触发器 J-K触发器实现。

Y2(n＋1）Y1(n+1)/z Y2Y1 x=0 x=1 00 11/0 01/0 01 00/0 00/1 11 00/1 10/1 10 01/0 11/0

用图3所示的译码器74138实现全减器电路。（10分）

4、用图4所示的四选一多路选择器74153实现F（A,B）= （5分）

第 5 页 共 6 页

图3 图4

第 6 页 共 6 页

本文来源：https://www.bwwdw.com/article/mzhh.html