数字电子电路 数电 实验报告 基于FPGA的分频器设计

基于FPGA的分频器设计

一、实验目的

1、了解EDA软件在电子设计当中的重要作用

EDA：EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。

EDA技术：就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性。

2、熟悉并掌握MAXPLUS II 或QUARTUS II等开发软件的基本使用方法。 3、运用图解法设计分频器电路，并进行电路仿真。

二、实验内容

利用MAXPLUS II开发软件设计分频电路。

1MHz100KHz除1010KHz装……订……线除101KHz除10100Hz除1010Hz除10 除101Hz

图 分频电路框图

从图中我们可以看出将1MHZ的脉冲连续6次除10，即可得到我们需要的输出频率。

利用MAXPLUS II 或QUARTUS II等开发软件的器件库，找到一个BCD的计数器：74LS160,(如图)从它的波形图中可看到它具有的逻辑功能：BCD计数，异步清零，有进位输出。其中

CLK—为时钟信号；

ENT、 ENP—为使能信号，高电平有效；

CLRN—异步清零端，电平为高时，计数器清零，电平为低时，允许计数； QD～QA—计数器输出端； RCO—进位输出端。

74160LDNABCDENTENPCLRNCLKinst9QAQBQCQDRCOCOUNTER 图 74LS160图形符号

第1页 ／ 共3页

图 74LS160波形图

74LS160是一个对输入时钟进行十分频的器件。当计数器从0计数到9时，RCO从低电平跳到高电平，在下一个脉冲到来时，RCO再回到低电平。每十个计数脉冲RCO翻转一次，利用RCO特性，将前一级的TC输出端接到下一级的时钟输入端，就完成了连续分频的目的。调用6次74LS160,即可完成设计电路要求。电路如下图所示。

装……订……线

图 分频电路

为了使电路层次清楚，形式简洁，将此图创建符号文件（file-create Default Symbol-Edit Symbol）。 将待分频的时钟信号输入到CLK，分频后输出的信号连接到实验装置LED指示灯电路。电路如图所示：

图 符号仿真

电路图中，OUTPUT为输出连接器。编辑该电路，并进行器件管脚定义。Assignments Pins,在打开的界面中找出Location，点击此处，出现将要被定义的管脚符号，找出当前信号被定义的管脚，即电路在此端口连接到FPGA外围电路的具体位置，输入或输出属性。将分频的信号输出到LED显示电路即可进行观察设计结果。

对顶层电路进行功能仿真，波形如图：

第2页 ／ 共3页

图 分频电路仿真图

从波形图中，我们可以看到各频率之间，完成了十分频设计的工作。

三、实验步骤

1、启动MAX+plus II软件，新建一个以gdf为扩展名的图形编辑文件（Graphic Editor file）。

2、在新建文件的编辑界面里，双击界面调出所需逻辑元件，输入需要元件，如74160，并按设计完成电路连线。

3、选择中的Compiler进行编译，确保电路编译无误。 4、波形仿真

①插入所有节点：菜单中选择，设置默认工程；选项菜单中点击，插入所有节点；

②调整参数：菜单中选择选项，更改终止时间为200-300ms；选项菜单中选择更改网格大小至20ns；

③制作波形图：中的Waveform Editor，选择左侧工具栏中的Overwrites a node with a clock waveform,制作波形图；

④等待波形图“跑”完，保存。

5、检验仿真结果是否与设计初衷相符。

四、实验总结

本次实验总体效果较为满意，各个方面都达到了预期的效果，波形图这方面该显示的都已经显示出来了，已经达到了预期的效果和目标。

希望老师能加一次可让我们了解一下利用QuartusⅡ软件，将该电路下载到FPGA芯片中，观察输出。 本次实验了解并掌握了分频器的原理和应用范围。掌握了EDA的基本技术，能够为接下来的课程打下坚实的基础。本次实验收获较大。

装……订……线 第3页 ／ 共3页

本文来源：https://www.bwwdw.com/article/mm45.html