正交鉴频器设计实验报告(demo)

16MHz 调频接收机的设计

无 43 孙忆南 2004011007

第一部分：正交鉴频器的设计装调

设计指标与要求：

使用 MC1496 设计正交鉴相鉴频器，能够解调50mV e.m.f，调制信号1kHz，频偏20kHz，载频为1.709MHz 的调频信号，对于寄生调幅的抑制没有要求。提供的主要器件为MC1496，LM741，10x10 型50uH中周。

一、 实验目的：

1． 加深对相乘器工作原理的认识；

2． 掌握正交鉴相鉴频器的工程设计方法；

3． 掌握用频率特性测试仪调试移相网络和鉴频特性曲线的方法。

二、 正交鉴频器的电路设计

2．1 正交鉴频器的工作原理

常见的鉴频器有双失谐鉴频器，比例鉴频器，正交鉴相鉴频器等。其核心都是将调频波转化为调频调幅波或调频调相波。其中，正交鉴相鉴频器性能较好，便于集成化，应用逐渐广泛，其他两种形式一般只在过去的分立元件电路中应用。

正交鉴相鉴频器由移相网络和鉴相器构成。

2．2 移相网络

使用 LC 谐振回路构成的移相网络。如图1 所示。

图 1 图2

由电路分析，可以知道：H(jf) 常数， (f)

完成了调频波到调频调相波的转换。 2 2Qf f01，f0 f02 L(C1 C2)

由 f0 =1.704MHz，L = 50μH，计算得到C1 ≈170 pF 。取C2=8.2pF。

2．3 鉴相器

采用模拟相乘器构成。常用的模拟相乘器有LM1496。内部电路见图2。LM1496 内部没有偏置电路，需要外接，偏置电路见图3。Q9,Q8,Q7 构成镜像电流源，由5脚设置工作电流，一般为1mA。外接电阻R8 EE 0.7

IS 500 6.8k 。1，4脚经小电阻接地，电位为0。

8，10脚接到R9,R14分压，电位为+6V。输出端负载电阻取3.3K，电位约为8.7V。由此，可以判断各个晶体管均工作在放大区。2,3脚之间为增益调整电阻，取1K，为中等的增益。

图3

2．4 移相网络和鉴相器的连接

对于 LM1496，1,4脚的输入阻抗较高，8,10脚的输入阻抗较低，因此将移相网络的输出接至1,4脚，这样对于移相网络的Q值影响较小。由于乘法器的每个端均为双端平衡输入，因此将8脚，4脚交流接地，转为单端输入。1,4脚的输入利用了L1作为直流通路，避免了较小的偏置电阻R3的影响。

2．5 低放和电源

低放采用LM741接成差分放大器的形式，和LM1496 采用直流耦合，这样便于调试鉴相器的平衡。低放输入端采用简单的一阶RC滤波，截止频率为

fc 11 10kHz 2 RC2 *3.3k*4700p

低放的增益取为5倍，较低，以保证足够的动态范围。

电源采用7808三端稳压器，产生+8V 电压，供运放使用。该三端稳压器也可不用，使运放使用+12V，-8V 的不平衡的供电也是可以的。

三、电路调试与测试结果

3．1 调节W1，W2 使相乘器两输入端直流平衡。

3．2 调相移网络相移90度。

(1) 粗调：用扫频仪观察移相网络的谐振特性，调节L1使得谐振频率为中频频率。必要时，调整谐振电容C1的容量。实验中，加大C1至220pF。

(2) 细调：用信号发生器输入载频中心频率，细调L1，使运放输出电压为0，不经输出耦合电容。

3．3 测量鉴频器S 曲线

测试方法：(1) S 曲线图形：使用扫频仪测量。

(2) 零点频率，上下峰点频率、幅度：使用信号发生器和数字万用表点频法测量。

(3) 最大不失真频偏，使用信号发生器输出调频波，用示波器观察鉴频输出。

测量(2)(3)两项：信号发生器输出幅度为50mv e.m.f

3．3．1 移相网络不并联电阻，R4 为无穷大。

零点频率：1.704MHz

上峰点频率，幅度：1.734MHz, 3.17V

下峰点频率，幅度：1.684MHz, -3.07V

最大不失真频偏：17kHz

鉴频灵敏度：158mV/kHz

3．3．2 移相网络并联10K 电阻，R4=10K。

零点频率：1.701MHz

上峰点频率，幅度：1.751MHz, 1.63V

下峰点频率，幅度：1.659MHz, -1.61V

最大不失真频偏：34kHz

鉴频灵敏度：38mV/kHz

3．3．3 为了满足设计要求：能无失真解调频偏20kHz信号。调整R4=18K。取得较好的效果。

零点频率：1.704MHz

上峰点频率，幅度：1.745MHz 2.07V

下峰点频率，幅度：1.663MHz, -2.05V

最大不失真频偏为25kHz

鉴频灵敏度：73mV/kHz

3．3．4 调整移相网络参数，使得中频频率处的相移不为90 度。

对两种情况进行了实验：

(1) 减小C 20pF，使移相网络谐振频率偏移中频较大。不加回路阻尼电阻R4，测得零点频率1.784MHz；上峰点频率，幅度：1.809MHz, 3.31V；下峰点频率，幅度：1.761MHz, -3.12V。S 曲线在频率上发生偏移，形状基本不变。加入1.704MHz的调频信号，因为完全处在S 曲线的外侧，输出波形很小，且有失真。

(2) 微调L1，使谐振频率略有偏移。零点频率：1.710MHz，上峰点频率：1.739MHz，下峰点频率：1.690MHz。加入1.704MHz 的调频信号，并从零开始加大频偏，当频偏较小时，输出波形基本无失真，但是明显的叠加一个直流分量，这是因为载频已经偏离了S 曲线的对称中心。频偏加大后，由于单侧已经达到S曲线的峰顶，所以波形发生不对称的失真，最大不失真频偏为7.5KHz，明显减小。

3．3．5 解调信号输出

谐振回路并联18kHz调Q电阻。输入为解调50mV e.m.f，调制信号1kHz，频偏20kHz，载频为1.704MHz 的调频信号。输出波形如下图：

解调出的信号波形无失真，满足设计要求。

四、实验结论与体会

1．完成了正交鉴相鉴频器的设计，指标满足设计要求。

2．通过对相移网络不同参数的实验，可以知道：减小调Q电阻R4，可以降低相移网络的Q值，可以展宽解调S曲线的线性范围，可以无失真的解调更高频偏的信号，改善中心频率处的线性，同时会使鉴频灵敏度下降。调节谐振回路C1,L1，可以改变鉴频器的中心频率。

3．由于解调器位于最后一级，信号幅度大，同时由于在面包板上插接电路，所以更要特别注意电路的屏蔽与滤波。如果不注意的话，单独调试解调器不会出现问题，但是在联调的时候，就比较容易反馈到中放的输入端，产生自激。为此，采用如下的办法，所有的芯片的电源端，所有外接电源，乘法器的直流偏置都对地就近加滤波电容。所有带有高频信号的连线尽可能短，或以双绞线的形式传输信号。

第二部分：16MHz 调频接收机的整体设计和联调

组内分工情况：

高放： 林静 设计

钱禹丞 设计

林延光 设计

孙忆南 设计 混频和中放： 本机振荡器： 正交鉴频器：

组长： 孙忆南

一、设计任务和指标

设计一个由高频小信号放大器、本机振荡器、混频器、中频信号放大器和正交鉴相鉴频器构成的调频接收机。工作频率：16.455MHz，灵敏度优于200uV(SNR=1)，本振频率为14.7456MHz。

二、整体设计

由于灵敏度要求为200uV，鉴频器的最低解调电压为50mV，这要鉴频前的总电压增益为50mV 250 48dB。考虑到应留些设计余量，增益分配如下：高放20dB，混频10dB，200 V

中放25dB。总和为55dB，余量较大。

三、收发联调

1． 每级以1千欧电阻做负载，确保每一级工作正常。

2． 连接各单元电路，检查各单元功能。

发现：本机振荡器停振，这是由于混频器，本振信号从射极输入，输入阻抗低，所需的本振功率较大，而本振采用单管振荡器，带负载能力不足，造成停振。这一情况，事先已经预料到，并且已经搭好一个射极跟随器组成的缓冲器，立即接入，问题解决。

中放自激，加强混频，中放，鉴频三级之间的去耦，同时，调节中放电路的布局，自激程度有减弱，但不能消除。于是在中放管的射极加入100欧的负反馈电阻，略降低该级的增益。自激消除。

3． 整机联调

由于各级连接后，负载情况有变，同时，由于本振频率存在误差，造成中频频率和设计值有偏差，所以需要统一的对各级进行调谐。

(1) 将扫频仪的高频输出加在高放输入端，检波探头加在鉴频器前，外加16.455MHz频标，调节混频器、中放的输出回路，使之谐振在中频频率上，为了满足带宽要求，即获得更好的矩形系数，对两个回路采用较轻微的参差调谐。

(2) 去掉扫频仪的检波探头，直接加在鉴频器的输出，调节鉴频器的相移网络使得S 曲线的零点和16.455MHz的频标重合。

(3) 由于鉴频器的移相网络和中放的输出回路采用变压器和电容耦合，两个回路互相略有影响，所以重复(1)(2)一遍，使得S曲线上下对称，而且线性良好。

四、指标测试

整机灵敏度：60uV。

最大不失真频偏：大于 25kHz。

临波道抑制：优于-30dB，偏离工作频率100KHz

镜像抑制：优于-25dB

可以接收到发射机发出的信号，波形清晰无失真，信噪比较好。

五、实验体会总结

1． 合作完成了16MHz调频接收机的设计装调，性能指标满足设计要求，在实验中进一步体会接收机的系统概念，培养了团结协作的能力。

2． 要注意各级之间的配合。如上文提到的联调时出现的本振停振，由于调试本振时采用1千欧电阻做负载，因此单独调试时不会出现问题。但是由于混频器的本振口输入阻抗低，因此联调时出现本振停振。这种情况是可以在系统整体设计时考虑到的，所以在整机联调前，

就设计了射极跟随器构成的缓冲级，解决了此问题。

3． 如何保证电路的稳定工作。实验中，往往中频上更容易出现自激。这是因为，虽然高放工作频率高，但是只有一级，增益不大。而中频上，由于混频级，中放级，鉴频级对于中频都有增益，总增益估计在40dB左右，而且涉及的元件多，电路连线密集，而且有三个谐振回路，造成自激的可能性很大。对于一般的PCB版设计，一般采用大面积接地，各级直线排列。而对于面包板而言，大面积接地难以做到。所以在各级采用单点接地，输入输出信号使用单独的地线，地线不形成回路，所有的电源端，就近加滤波电容。所有带有高频信号的连线尽可能短，或以双绞线的形式传输信号。

本文来源：https://www.bwwdw.com/article/mdzm.html