多媒体综合设计实验 - 图文

多媒体通信综合设计实验

--视频信号源制作

北京邮电大学信息与通信工程学院 多媒体中心 2009年6月

1

目录

一， 前言┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈3 二， 数字电视系统实验内容┈┈┈┈┈┈┈┈4 三， 实验内容介绍┈┈┈┈┈┈┈┈┈┈┈┈5 第一章 视频信源发生器实验板介绍┈┈┈5 第二章 电视基础知识┈┈┈┈┈┈┈┈┈8 第三章 主要器件简述┈┈┈┈┈┈┈┈┈22 第四章 可编程器件概述┈┈┈┈┈┈┈┈32 第五章 图形控制器设计┈┈┈┈┈┈┈┈36 第六章 单片机程序设计┈┈┈┈┈┈┈┈46 第七章 调试中所遇问题分析┈┈┈┈┈┈47 附录一 VGA图像显示控制器设计 附录二 HDTV图形控制器的设计

2

前言

多媒体综合实验是为多媒体通信专业的学生，配合数字电视课程开设的，也可作为其他专业的学生开放实验室以及课程设计，毕业设计的实践环节。为广大学生加强基础，拓宽专业，提供条件，为培养既是研究型的，又是应用型的专业人才而设置。

实验中包括彩色数字电视处理用专用芯片，单片机应用设计、FPGA编程设计、模拟电路设计、数字电路设计、软、硬件综合调试各个方面，使学生既理解了彩色数字电视专业知识，又增强了软、硬件结合动手能力。实验内容完成彩色数字电视信号产生器的实现

这是设计性实验，实验目的：了解和掌握模拟电视信号，数字电视信号的结构和组成及产生方法，亮度，对比度，清晰度的概念，其中包括全电视信号，R,G,B分量信号，Y,C分量信号，以及电视信号的几种输出方式，然后利用可编程器件CPLD及可编程彩色数字电视编码芯片产生几种图形的电视信号。 提高部分：学习高清晰度电视信号的结构和组成并会产生几种图形的HDTV信号。 本实验首先做出一个实验平台提供给学生。有能力的学生可以参考该平台的功能，从硬件到软件都设计，能力较差的学生可以用这个平台只做软件设计，这样达到分层次教学的目的。

拟解决的关键问题是新型可编程彩色数字电视编码芯片的使用, 可编程器件CPLD的选型、使用和编程。单片机c8051f020的使用。基本要求：

1熟悉QUARYUS Ⅱ 软件环境及silab公司c8051f020的开发环境的学习与使用 2 对EP1C3可编程器件进行编程和下载（试编一个彩条信号和棋盘格信号） 3熟悉彩色数字电视编码器CX25870的应用，

4.在产生标清彩条方格电视信号，800*600模式的VGA信号。 5.产生任意图像信号（如电视台标等），作为提高部分。

第一章 视频信源发生器实验板介绍

一、原理、功能及实验内容介绍

制作电视信号发生器，要求用FPGA可编程器件（EP1C3）来实现其数字电视信号的发生部分，用Conexant公司的芯片CX25870（彩色数字电视编码器）来实现电视信号的最终产生。实现四种电视图像信号能在PAL和NTSC两种模式下任意切换。图像的数字技术与模拟技术相比有着很多突出的优点，数字电视信号具有模拟电视信号所无法比拟的抗干扰能力，并可采用大规模集成电路技术、数字信号处理以及计算机技术，使原来在模拟电视信号中难以实现的技术能被实现。电视信号的数字化也为电视信号的处理、校正、计算机控制与管理带来了巨大的方便。而CX25870是一款大规模集成电路，它可将数字彩色电视信号进行编码，输出模拟的视频信号，CX25870内部集成了输入数字信号锁存器、GAMMA校正及彩色空间转换器、内部电压参考、过抽样、D/A转换等，支持多种视频格式、分辨率和帧速率。由于单片机系统对CX25870的控制并不需要太高的数据传输率，且串行传输工作状态稳定，并可简化电路板上的连线，故采用I2C总线方式

3

对CX25870进行控制。

3.1 系统结构及说明

图 1-1 系统结构

通过FPGA来编写图形控制器，使其输出信号为24比特4：4：4 RGB信号或4：4：4 YCrCb信号，附加一些控制信号。这些信号分别送入相应的器件。控制信号用来控制各个部分工作的协调。有效的图像信号经过CX25870后输出RGB模拟视频信号或YC下的复合视频信号。了解CX25870芯片手册，及其电视学基础知识。

1 熟悉单片机编程及IIC技术应用。

2 通过单片机的初始化来使CX25870工作在主动模式下，并输出标准彩条和蓝屏信3 4

号。

可编程器件的编程测试，管脚的布线调整等初步工作。 在控制器只输出有效时钟的条件下，通过单片机对CX25870的控制来测试其从动模式

5 通过编写VHDL来实现PAL制式下的单一信号的产生，并实现其正确输出。 6 分别实现PAL制式下的其他三种信号的正确输出。

7 编写按键控制部分，来实现PAL/NTSC两种制式的切换，和四种信号的切换。

具体电路介绍：

第二章 电视基础知识

2.1.1 简介

目前世界上现行的彩色电视制式有三种：NTSC制、PAL制和SECAM制。这里不包括高清晰度彩色电视HDTV (High-Definition television)。数字彩色电视是从模拟彩色电视基础上发展而来的，因此在多媒体技术中经常会碰到这些术语。

4

NTSC(National Television Systems Committee)彩色电视制是1952年美国国家电视标准委员会定义的彩色电视广播标准，称为正交平衡调幅制。美国、加拿大等大部分西半球国家，以及日本、韩国、菲律宾等国和中国的台湾采用这种制式。

由于NTSC制存在相位敏感造成彩色失真的缺点，因此德国(当时的西德)于1962年制定了PAL(Phase-Alternative Line)制彩色电视广播标准，称为逐行倒相正交平衡调幅制。德国、英国等一些西欧国家，以及中国、朝鲜等国家采用这种制式。

法国制定了SECAM (法文：Sequential Coleur Avec Memoire)彩色电视广播标准，称为顺序传送彩色与存储制。法国、苏联及东欧国家采用这种制式。世界上约有65个地区和国家试验这种制式。

NTSC制、PAL制和SECAM制都是兼容制制式。这里说的“兼容”有两层意思：一是指黑白电视机能接收彩色电视广播，显示的是黑白图像，另一层意思是彩色电视机能接收黑白电视广播，显示的也是黑白图像，这叫逆兼容性。为了既能实现兼容性而又要有彩色特性，因此彩色电视系统应满足下列几方面的要求：

(1) 必需采用与黑白电视相同的一些基本参数，如扫描方式、扫描行频、场频、帧频、同步信号、图像载频、伴音载频等等。

(2) 需要将摄像机输出的三基色信号转换成一个亮度信号，以及代表色度的两个色差信号，并将它们组合成一个彩色全电视信号进行传送。在接收端，彩色电视机将彩色全电视信号重新转换成三个基色信号，在显象管上重现发送端的彩色图像。

2.1.2 电视扫描和同步

扫描有隔行扫描(interlaced scanning)和非隔行扫描之分。非隔行扫描也称逐行扫描，图2-1表示了这两种扫描方式的差别。黑白电视和彩色电视都用隔行扫描，而计算机显示图像时一般都采用非隔行扫描。

5

(a) 逐行扫描

(b) 隔行扫描

图2-1 图像的光栅扫描

在非隔行扫描中，电子束从显示屏的左上角一行接一行地扫到右下角，在显示屏上扫一遍就显示一幅完整的图像，如图2-1(a)所示。

在隔行扫描中，电子束扫完第1行后回到第3行开始的位置接着扫，如图3-1(b)所示，然后在第5、7、??，行上扫，直到最后一行。奇数行扫完后接着扫偶数行，这样就完成了一帧(frame)的扫描。由此可以看到，隔行扫描的一帧图像由两部分组成：一部分是由奇数行组成，称奇数场，另一部分是由偶数行组成，称为偶数场，两场合起来组成一帧。因此在隔行扫描中，无论是摄象机还是显示器，获取或显示一幅图像都要扫描两遍才能得到一幅完整的图像。

在隔行扫描中、扫描的行数必须是奇数。如前所述，一帧画面分两场，第一场扫描总行数的一半，第二场扫描总行数的另一半。隔行扫描要求第一场结束于最后一行的一半，不管电子束如何折回，它必须回到显示屏顶部的中央，这样就可以保证相邻的第二场扫描恰好嵌在第一场各扫描线的中间。正是这个原因，才要求总的行数必须是奇数。

每秒钟扫描多少行称为行频fH；每秒钟扫描多少场称为场频ff；每秒扫描多少帧称帧频fF。ff和fF是两个不同的概念。

1. PAL制电视的扫描特性 PAL电视制的主要扫描特性是：

(1) 625行(扫描线)/帧，25帧/秒(40 ms/帧) (2) 高宽比(aspect ratio)：4:3

6

(3) 隔行扫描，2场/帧，312.5行/场 (4) 颜色模型：YUV

一帧图像的总行数为625，分两场扫描。行扫描频率是15 625 Hz，周期为64μs；场扫描频率是50 Hz,周期为20 ms；帧频是25 Hz，是场频的一半，周期为40 ms。在发送电视信号时，每一行中传送图像的时间是52.2μs，其余的11.8μs不传送图像，是行扫描的逆程时间，同时用作行同步及消隐用。每一场的扫描行数为625/2=312.5行，其中25行作场回扫，不传送图像，传送图像的行数每场只有287.5行，因此每帧只有575行有图像显示。图2-2所示表示的是一个行周期的电视信号，彩色电视信号与它相似。

图2-2 一个行周期的电视信号(黑白电视系统) 2. NTSC制的扫描特性

NTSC彩色电视制的主要特性是：

(1) 525行/帧, 30帧/秒(29.97 fps, 33.37 ms/frame)

(2) 高宽比：电视画面的长宽比(电视为4:3；电影为3:2；高清晰度电视为16:9)

(3) 隔行扫描，一帧分成2场(field)，262.5线/场

(4) 在每场的开始部分保留20扫描线作为控制信息，因此只有485条线的可视数据。Laser disc约420线，S-VHS约320线

(5) 每行63.5微秒，水平回扫时间10微秒(包含5微秒的水平同步脉冲)，所以显示时间是53.5微秒。

(6) 颜色模型：YIQ

一帧图像的总行数为525行，分两场扫描。行扫描频率为15 750 Hz，周期为63.5μs；场扫描频率是60 Hz，周期为16.67 ms；帧频是30 Hz，周期33.33 ms。每一场的扫描行数为525/2=262.5行。除了两场的场回扫外，实际传送图像的行

7

数为480行。

3. SECAM

SECAM (法文：Sequential Coleur Avec Memoire)制式是法国开发的一种彩色电视广播标准，称为顺序传送彩色与存储制。这种制式与PAL制类似，其差别是SECAM中的色度信号是频率调制(FM)，而且它的两个色差信号：红色差(R'-Y')和蓝色差(B'-Y')信号是按行的顺序传输的。法国、俄罗斯、东欧和中东等约有65个地区和国家使用这种制式，图像格式为4:3，625线，50 Hz，6 MHz电视信号带宽，总带宽8MHz。

以上三种电视制式的主要特性如表2-1和表2-2所示。

表2-1 彩色电视的同步信号

水 平 定 时 (μs) 垂直 (场) 同步 TV制式 行周期(H) 消隐宽度 同步宽度 前肩 色同步起点 色同步宽度 均衡脉冲宽度 场同步脉冲宽度 消隐宽度 均衡脉冲数 场同步脉冲数 PAL 64.0 11.8 4.7 1.3 5.6 2.25 2.35 27.3 25H 5 5 NTSC 63.55 10.8 4.7 1.3 5.1 2.67 2.3 27.1 20H 6 6 SECAM 64.0 11.8 4.7 1.3 � � 2.35 27.3 25H 5 5 表2-2 彩色电视国际标准

TV制式 PAL G I D 行/帧 帧/秒(场/秒) 行/秒 参考白光 声音载频(MHz) 625 25(50) 15625 C白 5.5 6.0 6.5 2.8 4433618 525 30(60) 15734 D6500 4.5 2.2 3579545 625 25(50) 15625 D6500 6.5 2.8 4250000(+U) NTSC M SECAM ? 彩色副载频(Hz) 8

4406500(-V) 彩色调制 亮度带宽(MHz) 色度带宽(MHz) QAM 5.0 5.5 1.3(Ut) 1.3(Vt) QAM 4.2 1.3(I) 0.6(Q) FM 6.0 >1.0(Ut) >1.0(Vt) 2.1.3 彩色电视

彩色电视是在黑白电视基础上发展起来的。彩色电视的许多特性，如扫描、同步等都与黑白电视相同，不同的是显示的图像的颜色不同。

根据三基色的基本原理，任何一种颜色都可以用R、G、B三个彩色分量按一定的比例混合得到，但要精确地复显自然景物中的彩色确是相当困难的。值得庆幸的是，科学家们对人的彩色视觉特性经过长期研究后发现，在重显自然景物彩色过程中，并不一定要恢复原景物辐射的所有光波成分，而重要的是获得与原景物相同的彩色感觉。

图2-3说明用彩色摄象机摄取景物时，如何把自然景物的彩色分解为R、G、B分量，以及如何重显自然景物彩色的过程。

图2-3 彩色图像重现过程

按照色度学的基本原理，用R、G、B三基色的各种线性组合可以构造出各种不同的彩色空间来表示景物的颜色。各种不同的彩色空间在不同的应用中也许会比原始的RGB彩色空间具有更有用的特性，更有效且更经济。因此在彩色电视中，用Y、C1, C2彩色表示法分别表示亮度信号和两个色差信号，C1，C2的含义与具体的应用有关。在NTSC彩色电视制中，C1，C2分别表示I、Q两个色差信号；在PAL彩色电视制中，C1，C2分别表示U、V两个色差信号；在CCIR 601数字电视标准中，C1，C2分别表示Cr，Cb两个色差信号。所谓色差是指基色信号中的三个分量信号(即R、G、B)与亮度信号之差。

在彩色电视中，使用Y、C1，C2有两个重要优点：①Y和C1，C2是独立的，因此彩色电视和黑白电视可以同时使用，Y分量可由黑白电视接收机直接使用而不需做任何进一步的处理；②可以利用人的视觉特性来节省信号的带宽和功率，通过选择合适的颜色模型，可以使C1，C2的带宽明显低于Y的带宽，而又不明

9

显影响重显彩色图像的观看。因此，为了满足兼容性的要求，彩色电视系统选择了一个亮度信号和两个色差信号，而不直接选择三个基色信号进行发送和接收。

2.2 彩色电视信号的类型

2.2.1 复合电视信号

包含亮度信号、色差信号和所有定时信号的单一信号叫做复合电视信号(composite video signal)，或者称为全电视信号。图2-4表示的是黑白全电视信号，而色差信号是通过色载波信号调制之后再和亮度信号混合得到，如图图2-5所示。

图2-4 一个行周期的黑白全电视信号

图2-5 彩色电视系统的水平消隐间隔

2.2.2 分量电视信号

分量电视信号(component video signal)是指每个基色分量作为独立的电视信号。每个基色既可以分别用R、G和B表示，也可以用亮度-色差表示，如Y、I和Q，Y、U和V。使用分量电视信号是表示颜色的最好方法，但需要比较宽的带宽和同步信号。

10

2.2.3 S-Video信号

分离电视信号S-Video(Separated video-VHS)是亮度和色差分离的一种电视信号，是分量模拟电视信号和复合模拟电视信号的一种折中方案。使用S-Video有两个优点：

(1) 减少亮度信号和色差信号之间的交叉干扰。

(2) 不须要使用梳状滤波器来分离亮度信号和色差信号，这样可提高亮度信号的带宽。

复合电视信号是把亮度信号和色差信号复合在一起，使用一条信号电缆线传输。而S-Video信号则使用单独的两条信号电缆线，一条用于亮度信号，另一条用于色差信号，这两个信号称为Y/C信号。S-Video使用4针连接器，如图2-6所示。

图2-6 S-Video连接器

2.3 电视图像数字化

2.3.1 数字化的方法

数字电视图像有很多优点。例如，可直接进行随机存储使电视图像的检索变得很方便，复制数字电视图像和在网络上传输数字电视图像都不会造成质量下降，很容易进行非线性电视编辑。

在大多数情况下，数字电视系统都希望用彩色分量来表示图像数据，如用YCbCr，YUV，YIQ或RGB彩色分量。因此，电视图像数字化常用“分量初始化(component digitization)”这个术语，它表示对彩色空间的每一个分量进行初始化。电视图像数字化常用的方法有两种：

先从复合彩色电视图像中分离出彩色分量，然后数字化。我们现在接触到的大多数电视信号源都是彩色全电视信号，如来自录象带、激光视盘、摄象机等的电视信号。对这类信号的数字化，通常的做法是首先把模拟的全彩色电视信号分离成YCbCr，YUV，YIQ或RGB彩色空间中的分量信号，然后用三个A/D转换器分别对它们数字化。

首先用一个高速A/D转换器对彩色全电视信号进行数字化，然后在数字域

11

中进行分离，以获得所希望的YCbCr，YUV，YIQ或RGB分量数据。

2.3.2 数字化的标准

早在20世纪80年代初，国际无线电咨询委员会CCIR(International Radio Consultative Committee)就制定了彩色电视图像数字化标准，称为CCIR 601标准，现改为ITU-R BT.601标准。该标准规定了彩色电视图像转换成数字图像时使用的采样频率，RGB和YCbCr(或者写成YCBCR)两个彩色空间之间的转换关系等。

1. 彩色空间之间的转换

在数字域而不是模拟域中RGB和YCbCr两个彩色空间之间的转换关系用下式表示：

Y = 0.299R + 0.587G + 0.114B

Cr = (0.500R - 0.4187G - 0.0813B) + 128 Cb = (-0.1687R - 0.3313G + 0.500B) + 128 2. 采样频率

CCIR为NTSC制、PAL制和SECAM制规定了共同的电视图像采样频率。这个采样频率也用于远程图像通信网络中的电视图像信号采样。

对PAL制、SECAM制，采样频率fs为 fs=625×25×N=15625×N=13.5 MHz, N=864 其中，N为每一扫描行上的采样数目。

对NTSC制，采样频率fs为

fs=525×29.97×N=15734×N=13.5 MHz, N=858 其中，N为每一扫描行上的采样数目。

采样频率和同步信号之间的关系如图2-7所示。

12

图2-7 采样频率

3. 有效显示分辨率

对PAL制和SECAM制的亮度信号，每一条扫描行采样864个样本；对NTSC制的亮度信号，每一条扫描行采样858个样本。对所有的制式，每一扫描行的有效样本数均为720个。每一扫描行的采样结构如图2-8所示。

图2-8 ITU-R BT.601的亮度采样结构 4. ITU-R BT.601标准摘要

ITU-R BT.601用于对隔行扫描电视图像进行数字化，对NTSC和PAL制彩色电视的采样频率和有效显示分辨率都作了规定。表3-4给出了ITU-R BT.601推荐的采样格式、编码参数和采样频率。

ITU-R BT.601推荐使用4∶2∶2的彩色电视图像采样格式。使用这种采样格式时，Y用13.5 MHz的采样频率，Cr，Cb用6.75 MHz的采样频率。采样时，采样频率信号要与场同步和行同步信号同步。

表2-4 彩色电视数数字化参数摘要

采样格式 4:2:2 4:4:4 信号形式 Y Cr Cb Y Cr 采样频率 (MHz) 13.5 6.75 6.75 13.5 13.5 样本数/扫描行 NTSC 858(720) 429(360) 429(360) 858(720) 858(720) PAL 864(720) 432(360) 432(360) 864(720) 864(720) 数字信号取值 范围(A/D) 220级(16 ～235) 225级(16 ～240) (128 ? 112) 220级(16 ～235) 225级(16 ～240) 13

Cb 13.5 858(720) 864(720) (128 ? 112) 5. CIF、QCIF和SQCIF

为了既可用625行的电视图像又可用525行的电视图像，CCITT规定了称为公用中分辨率格式CIF(Common Intermediate Format)，1/4公用中分辨率格式(Quarter-CIF，QCIF)和(Sub-Quarter Common Intermediate Format，SQCIF)格式，具体规格如表2-5所示。

CIF格式具有如下特性：

(1) 电视图像的空间分辨率为家用录象系统(Video Home System，VHS)的分辨率，即352×288。

(2) 使用非隔行扫描(non-interlaced scan)。

(3) 使用NTSC帧速率，电视图像的最大帧速率为30 000/1001≈29.97幅/秒。

(4) 使用1/2的PAL水平分辨率，即288线。

(5) 对亮度和两个色差信号(Y、Cb和Cr)分量分别进行编码，它们的取值范围同ITU-R BT.601。即黑色=16，白色=235，色差的最大值等于240，最小值等于16。

表2-5 CIF和QCIF图像格式参数

亮度(Y) 色度(Cb) 色度(Cr) 行数/帧 288 144 144 CIF QCIF SQCIF 像素/行 128 64 64 像素/行 行数/帧 360(352) 180(176) 180(176) 144 72 72 像素/行 行数/帧 180(176) 90(88) 90(88) 96 48 48

2.4 高清晰度电视（HDTV）的介绍

2.4.1 数字高清晰度电视的概念

数字高清晰度电视是数字技术在电视领域里的必然发展趋势，数字高清晰度电视是数字电视(DTV)标准中最高级的一种，简称为HDTV(High Definision TV)。简单说来，数字电视就是拍摄、编辑、制作、播出、传输、接收等电视信号播出和接收的全过程都使用数字技术。

2.4.2 数字高清晰度电视的技术特点

数字电视和现行的模拟电视最大的区别是数字电视的图像清晰而稳定，在覆盖区域内图像质量不会因信号传输距离的远近而变化，在信号传输整个过程中外

14

界的噪声干扰都不会影响电视图像。而模拟电视会随着信号传输距离越远，图像质量越差。近年来，技术开发实力较强的企业开始在视频处理电路中采用数字技术处理信号，提高了模拟电路的性能，例如：使模拟电视的行频、场频提高，实现逐行扫描和倍场(100HZ)扫描，以消除闪烁和提高图像质量。但是这同前面提到的数字电视在工作原理上是完全不同的，其效果还是比数字电视差很多。例如：美日现行电视制式NTSC的525行扫描，我国现行的电视制式PAL的625行扫描，而高清晰度电视的显示格式1920×1080i图像像素密度可达135电影胶卷的图像质量。数字电视还具有多种清晰度等级不同的图像显示格式。我国的高清显示格式为1920×1080i/50HZ隔行扫描，而美国的高清晰度电视显示格式有1920×1080i/60Hz隔行扫描，1280×720P/60Hz逐行扫描，标准清晰度显示格式有720×480P/60Hz逐行扫描，这些都是模拟电视所不可比拟的。

此外，信息社会的高速发展，要求数字电视必须具有网络终端显示的功能。在数字电视中各种清晰度等级不同的视频数据、音频数据、文字数据可以统一在一个系统标准内，数字电视广播不但可以传送图像节目，而且可以传送文字信息。因此在数字电视的设计中必须考虑文字显示时的各种扫描显示格式。电视机能够兼容多少种扫描显示格式是区别数字高清晰度电视机档次的主要标准之一。因为只能显示一两种图像格式(单频技术)或几种图像格式(双频技术)的数字电视机和显示十几种图像格式(变频技术)的数字电视机，无论在设计水平和生产水平上都有很大的区别。使用单频技术或双频技术只能显示几种图像格式的数字电视用模拟彩电的扫描电路经改造就可以实现，而采用变频技术可以显示十几种图像格式的数字电视机，符合国际高清晰电视发展新潮流的全新概念，与模拟彩电的扫描电路有很大的差别。从技术发展的角度来看，使用单频技术或双频技术的方案不是真正的数字电视，终将被淘汰。采用变频技术，才是真正的数字电视。 第三，数字电视具有优质的音响系统，在接收模拟电视时，具有高、低调整、左右声道平衡，环绕声、等响度控制开关等功能。在有丽音广播的地区，可由遥控器控制，设为自动丽音状态，此时可根据电视的广播自动识别有无丽音。

2.4.3 数字高清晰度电视组成结构

图3-9给出一个HDTV系统的基本组成框图。该系统在应用中可以分为发射和接收两个子系统（图3-9的上下两部分），发射部分在广播者一方，决定了系统质量的上限和系统的扩展能力，接收端构成未来数字电视机的接收电路主要部分，与发端相比，灵活性减少，但强调对标准的遵守和对显示格式的兼容。该系统在技术上可以分为信源和信道两部分（对应图3-9以复用和解复用为界的左右两部分）。

15

图2-9 HDTV系统的基本组成

信源部分是数字信号处理密集区，算法主要依照MPEG-2标准（多声道音频编解码还可依照Dolby AC-3算法实现），视频编码器的性能对整个HDTV系统的性能有决定性影响，对图象数据的压缩比应在30:1到50:1之间，且HDTV视频对信号处理速度要求高，目前尚无专用芯片（组）完成HDTV视频压缩，需用散片搭建。为了在给定压缩率的前提下得到更高的解码图象质量，应重视视频信号预处理、量化矩阵系数以及缓存器控制策略等内部处理环节的方法选择。复用器提供系统业务灵活性和可扩展性，它完成各种数字码流的组合、调整以及提供与各种传输网络（电信、卫星、电缆、地面等等）相适配的接口，实际应用对复用器提出更高要求并已使MPEG-2暴露出一些应用问题，例如：人们正在摸索编码码流无缝串接以及不同码率、级别和类型之间的转换方法。 信道部分的任务是在给定传输带宽和考虑传输信道所存在的各种干扰的前提下保证最大容量数据流的正确传输与接收。它与所传输的数据内容无关，即这是一个相对于信源透明的数据码流传输公共平台，既可传输HDTV节目的编码数据，亦可传输多路SDTV节目的编码数据。数字信号的调制与解调的具体技术内容决定了信道部分的主要性能，其采用不同方法构成了各国DTV传输标准的主要不同。目前有两种技术标准体制：美国的VSB和欧洲的COFDM，VSB源于传统的电视单载波残留边带调制技术，技术上较成熟，在美国已经过严格的实验室和野外测试；COFDM是多载波并行正交调制，理论上在地面开路传输信道中可用于移动接收并能够实现单频网（SFN）广播，这项技术较新，欧洲仍在继续搜集各种实测参数。HDTV系统所用发射机可以用现有电视发射机改装，但

16

当对发射效率要求高时，应采取预校正等措施以保证其带内线性及对带外的抑制。系统所用调谐器也可以根据现有设计并在满足信道数字解调要求的基础上改装。

由上所述还可以看到，数字电视系统与模拟电视系统（包括现有许多含有数字处理电路的改进型模拟电视）的根本区别在于电视信号编码和传输体制的革命性改变，即信源和信道部分数字技术的采用。数字电视是一个体系，包括HDTV、SDTV和LDTV等不同应用档次，不同应用的实现只要更换图2-9中的视频编解码器。

2.4.4. 现状及展望

作为世界科技前沿的美国，为了迎接高清晰度电视的挑战，已经提出一个口号，要“通过高清晰度电视创造一个新的产业”。日本、欧洲以及亚洲“四小龙”的韩国、台湾也纷纷斥巨资进行开发和研究。在HDTV初创阶段，日本人的技术曾一度领先。1991年日本首先向市场投放了彩色高清晰度电视机，但价格高达1万美元，而且他们的模拟图像显然不合多媒体潮流，市场反应平平。面对日本咄咄逼人的攻势，西欧国家首先应战，推出了“尤里卡95计划”。美国观望一段时期后，也有联邦通讯委员会提出了对策，参与角逐。他们组织了包括通用电器公司、爱丽丝电子公司、麻省理工学院、国家广播公司、美国电话电报公司(AT&T)，以及菲利浦和汤姆斯公司两家欧洲跨国公司在内的庞大联盟，并采用全数字化的技术，一步到位。他们已推出了四种全数字制式，准备把它们作为将来国际标准的基础。现在高清晰度电视的技术基础已确定在全数字化上。美国联邦通讯委员会的前任主席塞克斯曾在著名的《商业周刊》杂志上预言——高清晰度电视是迈向多媒体世界的第一步！

尽管目前HDTV的技术难点还很多，但世界各国都在不断地投入人力财力，致力于它的研究和开发。其原因就是这一技术可能抢占到未来电子技术的制高点，控制新一代电子产品的市场。高清晰度电视的冲击还不仅在于此，高清晰度电视丰富多彩的屏幕，是一个高度集成的通信网。这个通信网不仅包括电视，而且包括计算机、电话、视频游戏、CD唱机和其它电子媒体，这些与高清晰度电视有关的产品市场可能达数千亿美元。

目前，对于我国消费者来说，想在近几年购买高清晰度电视机，不得不再多考虑考虑，因为高清晰度电视机是与价格成正比的，现在花费较多的钱，还没用上5年以上，又要更新，实在可惜！而现在还未正式启动高清晰度数字电视广播，等上5年，又太漫长了。所以这也是目前彩电市场销售不旺的原因之一。那种低价格战，再也吸引不了消费者。消费者在彩电的价格大战中素质提高了很多，尤其对DVD画质的刺激，纯平不失真彩电的诱惑，使得原有带S-Video、Video输

17

入端子的电视机不再那么吸引人了。消费者手中有钱，但是却买不到自己满意的产品，难怪无从消费。而高清晰度电视机，目前在美国至少5000美元，这样的价格在我国是很难接受的。其实，自从1995年，我国便成立了第一个HDTV协调小组，其成员由广电部、电子部等部委的负责人组成。而我国也在于1998年自己实验试播成功，并且中央电视台于1999年10月1日，采用数字电视地面广播方式，对国庆节阅兵式进行了试播，并于2005年开始了数字电视地面广播。

第三章 主要器件简述

3.1 器件CX25870概述

CX25870是由科胜讯公司出品的一款大规模集成电路编码芯片，可用于对输入的NTSC/PAL 24比特RGB信号，16比特RGB信号，24比特YCrCb信号及16比特YCrCb信号进行一系列处理，以输出模拟CVBS，S-Video，3路模拟RGB和YPbPr高清晰电视（HDTV）信号。支持世界上所有的标准定义输出，包括NTSC-M（N.美国，台湾）， NTSC-J（日本），PAL-B，D，G，H，I（欧洲，亚洲）， PAL-M（巴西），PAL-N（乌拉圭，巴拉圭），PAL-Nc（阿根廷）， PAL-D（中国）和SECAM。CX25870在结构上大体包括RGB GAMMA校正、彩色空间转换、过抽样器、D/A转换部分、定时系统及I2C接口电路等。

如图2-1所示。

18

图3-1 功能模块描述

3.2 CX25870管脚描述

3.2 器件管脚图

CX25870芯片为PQFP封装，共80脚。其中除模拟/数字电视信号输入输出引脚外还包括一些控制类引脚VAA、GND等等,及引脚说明分别如图如表所示。

器件引脚图见 图2-2：

19

图3-2 器件引脚图

3.3 器件引脚说明

管脚分配 见表 3-1： 管脚名 FSADJUST VREF COMP DACC DACB DACA DACD XTALIN 输入/输出 输入 输出 输出 输出 输出 输出 输出 输入 管脚号 78 76 75 72 70 68 66 63 管脚描述 全极调整控制管脚。在此脚和GND之间需接一电阻从而控制模拟输出。 电压参考管脚。 补偿管脚。需用0.1uF的陶瓷电容将此脚与VAA相连。电容需尽可能接近芯片。 DACC模拟输出。 DACB模拟输出。 DACA模拟输出。 DACD模拟输出。 晶振要连接在这些脚上。像素时钟输出就是源于这些管脚。XTALIN能被驱动为一个CMOS输入管脚。在XTAOUT和XTALIN之间是一个CMOS变极器。如果XTALOUT不用，应该空着不连接。 像素时钟输出（TTL电平）。如果CLKI管脚提供编码时钟，那么这个管脚处在三态状态。 20

XTALOUT CLKO

输出 输出 62 56

CLKI 输入 54 像素时钟输入（TTL电平）。这个可能被用作编码器时钟，或是与像素数据输入同步的延时CLKO管脚。 复位控制输入（TTL电平）。持续最少20个CLKI时钟周期的置0将复位芯片并禁止视频定时提取。RESET*在正常情况下置1。 节电方式输入控制（TTL电平）。逻辑1配置芯片为节电模式。逻辑0配置芯片为正常操作。 从动/主动模式选择输入（TTL电平）。逻辑1配置芯片为从动模式。逻辑0配置芯片为主动模式。 PAL/NTSC模式选择输入（TTL电平）。逻辑1配置芯片为PAL制视频格式，并且为自动配置模式1。逻辑0配置芯片为NTSC制视频格式，并且为自动配置模式0。 器件地址变更输入（TTL电平）。逻辑0配置芯片的写入地址为0x88.逻辑1配置芯片的写入地址为0x8A。另外，芯片的读出地址分别为0x89（ALTADD=0）和0x8B（ALTADD=1）。 串行时钟输入接口（TTL电平）。 串行数据输入/输出接口（TTL电平）。数据会通过串行总线写入器件或是从器件读出。 复合消隐控制（TTL电平）。这是由编码器产生或是由图形控制器提供。如果是有编码器产生，这个管脚用来表明控制字符的时钟延。如果是外部提供，BLANK*管脚需要通过一个10千欧的上拉电阻接高。 扫描场控制输出（TTL电平）。FIELD的传输是在CLK的上升延以后，在场同步信号的下降延之后的两个时钟周期。逻辑0表示奇数场，逻辑1表示欧舒畅。如果不用，则接空。 场同步输入/输出（TTL电平）。在主动方式状态下，作为一个输出口，场同步信号随着时钟上升延输出。在从动方式状态下，作为一个输入口，场同步信号随着时钟上升延被识别。 行同步输入/输出（TTL电平）。在主动方式状态下，作为一个输出口，场同步信号随着时钟上升延输出。在从动方式状态下，作为一个输入口，场同步信号随着时钟上升延被识别。 像素输入管脚。 在复用模式状态下，输入数据在CLK时钟的上升延RESET* 输入 53 SLEEP 输入 52 SLAVE 输入 51 PAL 输入 50 ALTADDR SIC SID 输入 输入 输入/输出 48 45 44 BLANK* 输入/输出 38 FIELD 输出 37 VSYNC* 输入/输出 36 HSYNC* P[23:21] P[20:14] 输入/输出 输入 输入 35 34-32 29-23 21

P[13:0] 输入

18-5

和下降延都被采样。在非复用模式状态下，只在CLK时钟的上升延采样。 表2-1：管脚分配

VAA，GND从略。

3.4 CX25870所要求的图形控制器编程和频率要求

对于图形控制器的编程和频率要求见表3-2，其包含了最常用的输入解决方案。 桌面输入模式 640×480 800×600 800×600 1024×768 最大总数值 像素/行 1075 1075 1625 1625 行数/场 665 835 834 1068 最大场同步起始有效行 行数 76 91 92 122 最大频率 行（KHz） 39.86 49.45 49.63 63.776 像素（MHz） 31.563 39.997 59.063 75.75 表3-2 频率要求表 上表包含了两种显示方案的最大值，它提供8%到32%的水平和垂直的过扫描补偿。要想提供更大的过扫描补偿百分比，上述值也将变得更大。在标准时钟模式下的最大支持像素频率为53.333MHz，而在3:2时钟模式下则为80.000MHz。

图 3-3 寄存器描述图

22

3.5 器件编程描述

3.5.1 串行接口

CX25870芯片包含一个2线的读写串行接口，通过这个串行接口可以配置芯片的寄存器。这个接口被设计在3.3V电压下工作。为了保证数据有效的发送和接收，一定要确定其VDD_SI管脚连接到稳定的3.3V电源下。

3.5.2 复位

如果芯片的RESET* 管脚保持较低的电压（在0.8V 到 GND –0.5V之间时），最少20个时钟周期后重新启动定时信号（Timing Reset），或者软件重启信号（Software Reset）就被执行了。这样串行接口就保持在重启动的环境下。

我们推荐，在每次的过扫描补偿或是视频输出格式改变之后，TIMING_RET标志位就应该被重新使能。而在两次对CX25870/871过扫描频率的写入之间TIMING_RET的设置最少要等待1ms。而且TIMING_RET标志位会自动的清除和重新初始化。

对于软件方式的重启来说，它是能通过设置标志位SRESET来工作的。它能初始化全部串行口的寄存器回到默认值状态。结果就是全部的数字输出控制脚都变为三态。

上电后重启方式，管脚重启方式，或者是定时重启，这三种方式都可以引起输入定时发生器给编码器发送一个场同步脉冲（Frame Synchronization）来设置编码器是以偶数次场为开始的。

上电重启方式是在上电过程中产生的。它产生的重启等同于RESET脚产生的重启效果。当缓冲电压的幅度到达一个足够高的并可用于电路产生上电重启的电平时，一个时间延时电路就被触发。这样器件就不能初始化到默认的状态了，除非缓冲下降率有足够快才可能初始化到默认状态。所以我们推荐如果要求用到默认状态时，用硬件管脚重启的方式比较好。

3.5.3 器件初始化

在重新设置之后，器件必须通过串行接口的设置来启动视频输出功能，而且要进一步设定CLKO，HSYNC，VSYNC和FIELD的输出。最简单的设置初始化的方式就是使用自动配置模式（Auto Configuration Modes）中的一个，并简单配置几个合适的接口标志位（详情见附录C）。

3.5.4 时钟和定时器

两个定时发生器控制着编码器的所有工作。编码器输出定时模块，它产生合适的视频（NTSC，PAL，SECAM模式下的）编码，并可以从FIFO中解析出输入的象素。编码定时产生器能够接受外来的时钟信号，包括了无论从外部晶体振荡器产生时钟还是内部的PLL产生的时钟（主动模式或伪主动模式），或者从CLKI的输入管脚输入的时钟（从动模式）。我们推荐使用从编码时钟PLL产生的。寄存器EX_XCLK是用来选择用何种时钟的。如果EX_XCLK为0，那么内部的经由晶体振荡器产生的时钟就被选择，晶振连接在XTALIN/XTALOUT两个管脚之间。当

23

EX_XCLK被制1时，时钟就是从CLKI管脚输入的外部时钟，并且也被用来作为主时钟。我们也推荐产生的时钟是通过PLL处理后的。

3.5.5 主动，伪主动，从动接口

就像其以前的芯片(Bt868/869)一样，CX25870/871编码器可以工作在三种不同的接口模式下。分别叫主动，伪主动，从动。主器件的时钟可用性和在两个器件(主器件和图行控制器)之间的定时信号(HSYNC,VSYNC,BLANK)的方向在不同的接口模式下是不同的。

3.5.5.1 主动接口

在主动接口模式下CLKO，HSYNC，VSYNC和BLANK都是编码器本身作为输出产生的。这些定时信号的主导沿都分别的表示了一个新的时钟，新的行，新的场，新的帧的开始。由于是编码器本身在输出时钟和定时信号，所以这些接口也可以叫做时钟的主动，定时的主动。

主动接口模式的连接关系 见图 3-4 ：

图 3-4主动接口模式的连接关系

3.5.5.2 伪主动模式

在伪主动模式下，CX25870/871产生的参考时钟信号是从CLKO送出的，这个时钟信号给图行控制器提供了所要送回编码器数据的精确的频率。而定时信号HSYNC，VSYNC，BLANK是作为编码器的输入信号的。这些定时信号的主导沿都分别的表示了一个新的时钟，新的行，新的场，新的帧的开始。因为这些信号分担了编码器的一些责任，所以接口又叫做时钟主动，定时被动。

伪主动接口模式的连接关系 见图 2-5：

图 3-5 伪主动接口模式的连接关系

24

3.5.5.3 从动接口模式

在从动模式下，编码器不产生任何的输出信号。编码器严格的依靠图形控制器送来的时钟信号和定时信号来触发一个新的时钟，新的行，新的场，新的帧的开始。因为没有频率参考信号被用(CLKO)，所以主器件必须预先给编码器设置程序，在接受数据之前，设置一些合适的寄存器来使CX25870/871工作在所希望的特殊数字象素频率下。此外，定时信号必须定型来符合正确的接口定时标准（在第四章4.0部分）。由于这种接口模式附加的复杂程度，我们建议当在最后的选择时再考虑这种方式。

从动接口模式的连接关系 见图 3-6：

图 3-6从动接口模式的连接关系

3.6 彩条和蓝屏的产生

CX25870/871有两种内部的彩条生成器，当FFCBAR指定为1时，就是预先闪烁滤波彩条输出模式。而当ECBAR设置为1时，就是后闪烁滤波彩条输出模式。

注：FFCBAR彩条是对于RGB输入模式的优化，ECBAR彩条是对于YCrCb输入模式的优化。

寄存器H_BLANKO的值是决定彩条起始点的。H_AVCTIVEO的值是决定彩条宽的。有八个彩条被显示，其色彩和信号幅度是由内部产生的。在彩条模式下P23：P0的输入端将被忽略。而CX25870/871也必须预先写入合适的MY，MCR和MCB的值来确定一下输入模式是RGB还是YCrCb。

CX25870/871还提供了一个蓝屏的信号，是通过设置寄存器EBLUE来定的。这时一切输入将被忽略。

彩条信号的输出幅度 见图3-7：

25

图3-7彩条信号的输出幅度

3.7 输出模式

编码器能够产生多种输出的视频信号，像S-Video, YUV模式，VGA-RGB形式， SCART,HDTV（YPrPb），和HDTV（RGB）。这些输出模式的选择都是通过设定寄存器OUT_MODE[1:0]和比特位HDTV_EN,EN_SCART来确定的。当编码器在VGA（RGB）模式下，从输入到输出没有颜色空间转换是可能的，从一个数字的RGB输入到模拟的RGB输出，或模拟的YCrCb的输出来自一个数字的YCrCb输入端。 3.8 隔行扫描的标准模拟全电视输出模式

设计者可以用CX25870/871的三个DVCs输出来生成两种不同颜色的信号（Pr，Pb和Cr，Cb相关）和一路亮度信号（Y）。这三路信号可以使视频生成器避开电视机内部的Y/C分离器和色信号解调器，而使模拟信号直接到达电视机的解码矩阵。这样输入信号可以不经过那些一般会造成图形损坏的外部处理器件。同时在这种全电视信号模式下，D/A转换器的全部10个比特都可以用作编码。这样的数模转换比一般的8比特位，13.5MHz的系统更精确。其产生的图像的质量更清晰，优越。

表3－5标准清晰度电视的模拟全电视信号的一些主要特征（NTSC制式下）

26

? 输入的数据流可以是隔行模式业可以是非隔行模式的。其中隔行扫描模式必

须是：偶数－奇数－偶数形式。

? 每一场必须分为一个有效图像区域和一个垂直消隐间隙（VBI）。同时每一行

都要分为一个有效的象素区域和一个水平消隐间隙（HBI）。

? 480i的输出视频必须符合4:3或是16:9的比率，这可以通过宽屏信号设置

位（WSS）来设置。

图3－2 在100-0-100-0彩条模式下的输出信号实例

27

以上只作简单参考，请同学们详看CX25870工程手册,重点看2.0内部寄存器。

第四章 可编程器件概述

4．1可编程逻辑器件的特点

可编程逻辑器件自七十年代以来，经历了PAL,GAL,CPLD,FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度己高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开发风险也大为降低。可编程逻辑器件，尤其是CPLD/FPGA器件，已成为现代高层次电子设计方法的实现载体，两者都是在PAL,GAL等逻辑器件的基础之上发展起来的，两者又都是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点:

? CPLD/FPGA的规模比较大，集成度高，其单片逻辑门数已达到上百万门，它可以

替代几十甚至几千块通用IC芯片，所能实现的功能也越来越强，可以实现系统集成。

? CPLD/FPGA芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风

险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计.所以，CPLD / FPGA的资金投入小，节省了许多潜在的花费。 ? 用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实

现不同的功能。设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片。无须IC厂家的参与，大大缩短了开发周期。所以，用CPLD/FPGA试制样片，能以最快的速度占领市场。CPLD/FPGA软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出CPLD/FPGA的优势。电路设计人员使用CPLD / FPGA进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，CPLD / FPGA软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。

4.2 可编程逻辑器件的设计及实现方法

设计过程大致一般包括设计准备、设计输入、设计处理和器件编程4个步骤及相应的功能仿真(前仿真)、时序仿真(后仿真)和器件测试3个设计验证过程。

1 设计输入

设计者将所设计的电路以开发软件要求的某种形式表达出来，并送入计算机的过程称为设计输入。通常设计输入有如下3种方式:

a) 原理图输入方式

这是一种最直接的设计描述方式，它使用软件系统提供的元器件库及各种符

28

号和连线绘出原理图，形成原理图文件。这种方式用于对系统及各部分电路很熟悉或系统对时间特性要求很高的场合。

b) 硬件描述语言输入方式

硬件描述语言是用文本方式描述设计，如ABEL,AHDL, VHDL, Verilog等，其中VHDL, Verilog已成为IEEE标准，并且有许多突出的优点，如语言与工艺的无关性，语言的公开可利用性，同时又有很强的逻辑描述和仿真功能，输入效率非常高。

c) 波形输入方式

波形输入方式主要用于建立和编辑波形设计文件以及输入仿真向量和功能测试向量，波形设计输入适用于时序逻辑和有重复性的逻辑函数。

2 设计处理

在设计处理过程中，编译软件将对设计输入文件进行逻辑简化，综合和优化，最终产生编程用的编程文件。

a) 设计输入完成之后，在编译过程中，首先进行语法检验，并及时列出错误信息报告，然后进行规则检验，检查总的设计有否超出器件资源或规定的限制，指明违反规则情况以供设计者纠正。

b) 逻辑优化和综合

化简所有的逻辑方程或用户自建的宏，使设计所占用的资源最少。综合的目的是将多个模块化设计文件合并为一个网表文件，使层次设计平而化。

c) 适配和分割

确定优化后的逻辑能否与器件中的宏单元和UO单元适配，然后将设计分割为多个便于适配的逻辑小块形成映射到器件相应的宏单元之中。如果整个设计不能装入一片器件时，可以将整个设计自动划分(分割)成多块并装入同一系列的器件中去。

d) 布局和布线

布局和布线工作是在设计检验通过以后由软件自动完成的。它能以最优的方式对逻辑元件布局并准确实现元件间的互通。

e) 生成编程数据文件

设计处理后的最后一步是产生可供器件编程使用的数据文件，对CPLD来说，产生熔丝图文件即JED文件:对FPGA来说是生成位流数据文件。 3 设计校验

设计校验过程包括功能仿真和时序仿真，这两项工作是在设计处理过程中间同时进行的。

功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行逻辑功能验证(又称为前仿真)，此时的仿真没有延时信息，对于初步的功能检测非常方便。仿真结果将会生成报告文件和输出信号波形，从中可以观察到各节点的信号变化。

时序仿真是在选择了具体器件并完成布局布线之后进行的时序关系仿真，又称为后仿真或延时仿真。由于不同器件的内部延时不一样，不同的布局、布线方案也给延时造成不同的影响，因此在设计处理后，对系统和各模块进行时序仿真，分析其时序关系，估计设计的性能以及检查和消除竞争冒险等是非常有必要的，实际上这也是与实际器件工作情况基本相同的仿真。

29

4 器件编程

对CPLD器件来说是将JED文件下载到CPLD器件中去；对FPGA来说是将位流数据文件配置到FPGA中去。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。普通的CPLD器件和一次性编程的FPGA需专用的装置。在系统可编程逻辑器件(ISP-PLD)则只需一根下载电缆即可。器件编程完毕后，可以用编译时产生的文件对器件进行校验，加密等工作，对于具有边界扫描测试能力和在系统编程能力的器件来说测试起来非常方便。

4.3 VHDL语言的产生和发展

VHDL语言的英文全称是Very High Speed IC Hardware Description Language(超高速集成电路硬件描述语言)，由美国国防部于1983年发起创建，最后由工ERE进一步发展并于1987年形成了名为“IEEE-1076”标准而予发布。由此，VHDL成为一种数字硬件系统设计和描述的标准语言。后经过多次修改，增强了VHDL的抽象层次和系统描述能力。IEEE在1993年公布了名为“IEEEstd1076-1993\的新标准版本的VHDL。现在，VHDL己成为一个数字电路和系统的描述、建模、综合的工业标准，是现代电子工程师的必备知识。

VHDL语言作为一种标准规范的语言，它具有很强的电路描述和建模能力，能多层次地对数字系统进行建模和描述，从而大大地简化了硬件设计任务，提高了设计效率和可靠性。但VHDL只有电路行为描述或功能描述能力，无法对复杂的系统级的抽象描述。人们正投入VHDL语言在系统级描述方面的研究，在不久的将来，IEEE必将就VHDL形成新的标准和规范，以支持VHDL能进行系统级设计和描述的需要。

4.3.2 VHDL程序基本结构

一个 完 整 的VHDL语言的程序通常包含实体(Entity)，结构体(Architecture)，配置(Configuration)，包(Package)和库(Library)五个部分。前4种是可编译的源设计单元。实体是一个VHDL程序的基本单元，用于描述所设计的系统的外部接口信号。结构体用于描述系统内部的结构和行为、系统数据的流程或者系统组织结构形式。包集合存放各设计模块都能共享的数据类型、常数和子程序等。配置用于从库中选取所需单元来组成系统设计的不同规格的不同版本，使被设计系统的功能发生变化。库存放已经编译的实体、结构体、包集合和配置；库可以是用户生成的IP库，也可以是ASIC芯片制造商提供的库，库可以重复使用，便于在设计中共享。

30

图4-1 基本结构示意图

VHDL程序的基本单元是设计实体(Design Entity)，通常由实体说明和结构体两部分组成。实体说明包括类属说明和端口说明，其中类属说明用来设定总线宽度、常用常量、实体的定时特性等参数；端口说明用来描述整个系统或模块的输入/输出接口相、端口传送的数据类型，其功能对应于电路图版符号中的芯片引脚。见图4-1.

结构体具体指明了整个系统或模块的行为、功能和内部信号的连接关系。

VHDL提供了四种描述结构体的方法:

(1) 行为描述(Behavioral Description):主要描述基本设计单元的数字模型，即该硬件能做什么。行为描述多采用进程语句，多为并行行为描述(语句在同一时钟周期内同时执行)，单一进程下为顺序行为描述(语句按编写的顺序执行)。

(2) 数据流描述(Dataflow Description):采用进程语句顺序描述数据流在控制信号作用下被加工、处理、存储的过程。

(3) 结构描述(Structural Description):采用并行处理语句描述设计实体内的结构组织和元件互连关系。结构描述通常用于大型系统的层次化设计，类似于画电路原理图时的连线。 (4) 混合描述:采用以上三种方式的任意组合。

结构体四种描述方式特点各不相同，设计程序综合出来的性能相差也较大，这要求我们应该在设计时仔细考虑总体的设计构思，再采用适当的描述方式，这样才能合理安排各信号间的配合，有效地提高设计的性能和成本，缩短完成设计的时间。如果采用合理恰当的描述方式不能满足性能成本要求，则只能考虑在综合工具综合设计程序时加入约束条件，或在布局布线时加入适当的约束，如考虑面积优先还是速度优先、局部区域约束等，还有就是使用设计工具的手动布局布线功能，以影响其综合和布局布线过程，从而达到优化设计目标的目的。但条件允许的条件下，最好的办法是采用器件厂商的专用库文件和第三方的IP核来优化设计中的关键部分，这样可以大大地优化设计、提高设计的性能和减少成本，因为厂商的专用库文件和第三方的IP核都已经针对具体对应的器件结构作了大量的优化。

4.4 采用VHDL进行设计的优点

VHDL是一种全方位的硬件描述语言，可以用简洁明确的代码描述复杂控制逻辑的设计，它包括系统行为级、寄存器传输级和逻辑门级等多层次的设计描述功能，可提供多种描述结构体来方便灵活地描述所设计的目标，支持设计库和可

31

重复使用的器件生成。因此VHDL几乎覆盖了以往各种语句描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。

概括来讲，其主要优点体现在以下几个方面:

1 VHDL语言是标准并且规范的。它己成为IEEE标准，具有公开可利用性，便于设2

计结果的交流、共享和重用。

VHDL语言具有强大的行为描述能力和逻辑抽象能力。这使得它能避开具体的器件结构和设计工艺，设计者在不懂硬件结构及设计目标器件时就可以独立设计，这是从逻辑行为上描述和设计大规模电子系统的重要保证。

VHDL具有极佳的层次结构性。它能把一个数字系统分成一组模块来描述，每个模块被设计成一个设计实体，都有与其他模块的接口和关于模块结构与功能的描述。这种分开描述方式有助于层次化的设计方法、大规模逻辑功能的描述以及复用已设计的库、包和IP核的能力。

3

4 VHDL丰富的仿真语句和库函数，使得设计早期就能查验设计系统的功能可行性，

随时可对设计进行仿真模拟。

5 VHDL的高层综合和优化能力，利用EDA工具可以自动地将VHDL设计转变成门

级网表。

6 VHDL的并行性和串行性。

尽管VHDL对系统描述具有许多的优点，但工程师个人的系统划分方式、编程风格和习惯对实现系统的性能有比较大的影响。在设计过程应该尽量选用合适的系统划分方法和编程方式，才能充分VHDL语言的优势。

第五章 图形控制器设计

5.1 概 述

首先可以确定的是图形控制器是整个题目的主要部分，因为它不但是有效象素信号产生的最初器件，也是所有控制功能实现的唯一部分。实验要求图形控制器能输出符合CX25870的从动模式下的有效信号(就是24比特有效象素信号)，可以是RGB或者是YCrCb模式的两种信号。还要求图形控制器能输出行同步，场同步和消隐信号，并且要求这三路信号之间保持有相当高的同步性。这就是指出了图形控制器中最重要的部分，那就是所有输出信号在送给CX25870的同时能在各种各样的切换模式下保持很高的同步性。

32

5.2 系统的原理说明

5.2.1 原理图

图5-1 图形控制器系统原理图

5.2.2 系统部件

? ? ? ? ?

时钟部分 计数器部分 控制部分

同步和消隐产生的部分 有效图像生成部分

5.2.3 系统部件详细描述

? 时钟部分

根据前面电视学基础的描述可知，一般的数字电视信号的产生时钟是13.5MHz，而根据CX25870工程手册上所述在从动模式下给芯片的时钟可以是27MHz(在选择了自动配置模式28或29后)，所以在时钟部分就应该有分频部分。而且输入的时钟选27MHz的晶振。

? 计数器部分

计数器是整个图形控制器的核心部件，就像上面所述的那样，因为控制器要求极为严格的同步能力，而如果通过简单的设定同步点来实现这个功能时，可能需要许多的同步点，容易造成同步点的混乱，而且还不易用来测试修改，产生了不必要的诸多麻烦。所以可选用最古老但最简单的方法，就是全部的同步部分都是用从0开始的计数，而其中0就是起点，也就是同步点。这样程序虽然是比较

33

耗费资源，但是比较容易理解和修改，也易于工程上的调测。

? 控制部分

控制部分看似就是包含两部分：一部分是控制NTSC/PAL的转换，一部分是四种电视输出信号。但是实际上在NTSC/PAL转换的过程中涉及到一个所有同步都要复位的问题，一旦涉及到同步调整起来就是很麻烦的。所以控制部分的设计是应该在整个设计的中后期来完成的。在工程VHDL设计的后期才涉及到了控制部分的协调工作。

? 同步和消隐产生的部分

这部分的编写也是重头戏，在刚刚开始的编写过程中由于没有控制器的作用，只要计数器重复的计数就能达到行同步和场同步的循环输出，而且这时也是在保持良好同步性的前提下达到的。消隐信号的起始点的选择也不是容易的事，根据CX25870的工程手册和在试验中一次次的调测才可能找到合适的起始点来确定消隐位置，而消隐信号的持续时间在电视信号协议上有明确规定的。在加入控制部分之后，行同步和场同步都需要有个复位的过程，这时就要调节同步的复位了，也需要一定的时间和调测过程的。

? 有效图像生成部分

有效图像的四种模式是通过一个控制按键来控制的，所以有一个切换的顺序问题。而说到有效图像的输出时还有一个问题必须要提到，就是有效象素的起始点的问题，这个要经过细致的看工程手册和不断的实验，发现有效信号的起始点和消隐信号的起始点是不同的，但是他们之间存在一个有规律的差异。在彩条的编写上有一个选择100-0-100-0还是用100-0-75-0的问题，要求是标准的输出模式，而这两种都是标准的，CX25870也说明了两种模式都可以的，我们也没有必要来再加一个按键来控制这两种模式。所以在最初的设计中选用的是100-0-100-0的模式。至于半黑半白信号，锯齿波信号和黑场信号的实现还是比较简单的。

34

5.3 VHDL语言实现过程

5.3.1 VHDL语言设计总体流程图

图5-2 总体流程图

5.3.2 部件图

图 5-3 部件图

35

5.3.3 各部件的详细描述

5.3.3.1 时钟部分

输入是27MHz的时钟，而同时给CX25870的时钟也是27MHz，所以这路信号在这里根本没有进行过处理。对于另外一路时钟信号cout，当输入COM_TO_ZERO为0时，其没有有效输入，这样整个图形控制器的所有部分都停止了工作，也就是复位时刻。当COM_TO_ZERO为1的时候cout为clk信号的二分频。

5.3.3.2 计数器部分

先说明一下HVINIT部分，在这部分中设定了在PAL制式和在NTSC制式下，13.5MHz的输入时钟要达到所要求的输出模式的话，每行需要多少个时钟，每场需要多少个时钟。（注意：在这里不是用的每场有多少行，而是直接用到有多少的时钟。这样行和场就相对独立了，虽然在同步上会带来一定的影响，但是对于各自处理和给于模拟锯齿波生成部分带来许多的优势。）

具体的数值见下：

constant HTOTAL_N : integer := 857; 时钟

constant VTOTAL_N : integer := 225224; 个时钟

constant HTOTAL_P : integer := 863; 时钟

constant VTOTAL_P : integer := 269999; 个时钟

--NTSC制下 每行有858个--NTSC制下 每场有225225--PAL制下 每行有864个--PAL制下 每行有270000

再来说明一下HVCOUNTER部分的内容，在这一部分中最主要的问题是同步点的准确定位，即是当COM_TO_ZERO信号为0的一段时间内能保证行同步和场同步信号同时归零，而且在COM_TO_ZERO变为1的瞬间两种同步信号能够同时起步。这也是在上面的HVINIT中为什么要把行同步计数和场同步计数要分开来的一个原因，因为这样的话同时归零比较方便。在程序中同时归零的实现是通过状态机来完成的。在状态机中设定了两个状态，一个状态中：Htemp和Vtemp同时归零；另一个状态中：Htemp和Vtemp都在自己的范围内循环递增。

5.3.3.3 控制部分

首先总体的说明一下控制部分编写。其实在控制部分的设计中最为重要的部分就是防抖动程序。设计的比较好的防抖动数字电路是要能适当的掌握好防抖动的时间，在设计当中，时间的设定是参考老师给定的时间的。防抖动时间为1ms，在程序中是21600个内部时钟，这样就可以去掉任何电路中产生的升降沿的变化。

下面说明一下DD部分的设计。这部分产生的是同步归零控制和NTSC/PAL制式转换控制。在输入去抖动后，要生成在两种模式下的转换就很简单了，用一个取反就行。而OUT_F的输出就是归零后复位等待时间的设定，之所以有这个复位等待时间，是因为当图形控制器的内部接受到NTSC/PAL转换信号时，还要给

36

单片机发送一个转换信号，通知单片机要转换模式。而单片机收到信号后因为要通过I2C总线重新写CX25870，来重新初始化器件，所以需要一定的时间。单片机的初始化时间是自己定的，而图形控制器内部控制信号的复位等待时间是根据单片机的时间来确定的。在我们的实验和相互协调后，复位等待时间定为1ms，既是21600个内部时钟。而且复位等待的设计也是通过状态机来实现的。

再来说明OTOT部件的设计。这个部件的唯一功能就是把一个按键的输入转化为四种控制。就是说当这个按键每按下四次才完成一个循环，所以部件的输出为两个比特位的输出。在经过防抖动程序后，用状态机来实现四种模式的转换。

5.3.3.4 同步和消隐产生的部分

这个部件内部的程序比较庞大，而且相互关系比较密切。下面是分为一部分一部分的详细说明

⑴ 同步信号的生成部分

同步信号部分的实现方法是比较容易的。根据CX25870工程手册上叙述，只要在行同步和场同步信号的下降沿能保持在同一时刻下降，在行同步的低电平期间在两个内部时钟以上时，芯片CX25870就能检测的到数字同步的输入，而且这个同一时刻的场一定为偶数场（在设定的模式为隔行扫描模式下成立）。所以行同步的低电平时间在程序设计中为两个时钟。而场同步的低电平时间，NTSC制式下为6个行（5148个时钟）；在PAL制式下为5个行（4320个时钟）。

⑵ 消隐信号的生成部分

首先说行消隐信号，根据电视标准协议规定，每个行的时间为64us，其中消隐的时间为12us。虽然这些标准应该在CX25870的输出后才来吻合，但是数字消隐的时间长短和起始点都会影响到CX25870输出的信号。（但是同步信号的时间长短不会受到影响，因为CX25870是探测的下降沿，然后自动产生标准长度的电视机模拟同步信号。）通过在实验板上多次的实验，并比较实验的数据。可以得到下面的结论。

? 数字行消隐信号的起始点的位置和数字同步信号并不保持在理论的同步级别上。就

像上面所述，两种信号在CX25870的作用方式不同，所以可以说他们之间不是必定关联的关系。但是存在一定的联系（在考虑到延时的情况下，就可以理解这一点问题了）。

? 消隐信号的起始点可以从行同步后的第5个时钟到第130个时钟之间任意设定。但

是超出130个时钟后，最终的模拟输出没办法调整正确。

? 在PAL制式下时，当消隐起始点定到第50个时钟上时，有效象素的起点一定在第

80个时钟的位置。前后差了30个时钟。而且由于电视标准上的消隐信号为12us是162个时钟，所以上面说的在130个时钟后将出现不正常现象是可以理解的。而在NTSC制式下，这个固定的差值是20个时钟。

所以行消隐设计在第50个时钟位置上，无论是在NTSC制式下还是在PAL制式下。 再描述场消隐，由于前面所讲的偶数场的探测规则。所以在场消隐中比较重要的一部分就是奇数场和偶数场不同点。在一些情况下，如果行消隐的低电平持续时间不正确的时候，

37

要么输出的电视信号的偶数场和奇数场的各自信号不同，要么CX25870检测并给出的消隐行不是电视标准模式（也就是，输出消隐在PAL制式下不是25行；而在NTSC制式下不是18行）。程序中所用到的数据是在多次的实验下完成的。 PAL制式下的消隐数据： 数字行消隐信号： (HCount <=50) or (HCount > 770) 数字场消隐信号： (VCount < 16848) 有19.5行 NTSC制式下的消隐数据： 数字行消隐信号： (HCount <=50) or (HCount > 770) 数字场消隐信号： (VCount < 14157) 有16.5行 最终的消隐信号是复合消隐信号，也就是行消隐和场消隐的复合形式（或形式）。

⑶ 给模拟锯齿电路部分

给模拟锯齿电路的部分还分为两个结构：一部分是不包含场消隐的同步信号，在锯齿电路部分用来作为锁定锯齿的标准。这个同步信号于上面的行同步信号不同。这个信号要求严格的符合电视标准协议，而且同步的起始点是根据模拟的锯齿电路部分调节出来的，不是自己一开始设定的。另一部分是给锯齿电路的复合消隐，复合消隐的产生和上面的没有什么本质区别，就是消隐的起始点也是通过实验调节出来的。

输出的行同步信号位置：

(HCount >= 23 and HCount < 184) 从23到184 之间的162个点（12us）

输出的复合消隐信号： PAL制式下的消隐数据： 数字行消隐信号： (Hcount>=35) and (HCount <197 ) 数字场消隐信号： (VCount <19008) or (VCount >266543) NTSC制式下的消隐数据： 数字行消隐信号： (Hcount>=35) and (HCount <197 ) 数字场消隐信号： (VCount <16302)or (VCount >222793)

可以看出与上面的消隐明显不同。当然最终的消隐信号也是复合消隐信号，也就是行消隐和场消隐的复合形式（或形式）。

5.3.3.5 有效图像生成部分

由于图像种类有四种，所以部件由四部分组成。

⑴ 彩条信号生成部分

主要有两个问题，一个是彩条模式的选择问题，我在前面已经谈到了（见本章的第二节，第3点“描述每个部分应该实现的功能”中的“有效图像生成部分” ）。选用的是100-0-100-0的模式。第二个问题是NTSC制式和PAL制式的有效象素的起始点不一致的问题，着也是下面几种模式都有的问题。这只能通过代码的重写来实现了，没办法来简化。

彩条的输出数据值：（举一个NTSC制式下的例子） if ((HCount >50) and (HCount <=140)) then --white

38

R <= \ G <= \ B <= \

elsif ((HCount >140) and (HCount <=230)) then --yellow

R <= \ G <= \ B <= \

elsif ((HCount >230) and (HCount <=320)) then --cyan

R <= \ G <= \ B <= \

elsif ((HCount >320) and (HCount <=410)) then --green

R <= \ G <= \ B <= \

elsif ((HCount >410) and (HCount <=500)) then --magenta

R <= \ G <= \ B <= \

elsif ((HCount >500) and (HCount <=590)) then --red

R <= \ G <= \ B <= \

elsif ((HCount >590) and (HCount <=680)) then --blue

R <= \ G <= \ B <= \

elsif ((HCount >680) and (HCount <=770)) then --black

R <= \ G <= \ B <= \

⑵ 半黑半白信号生成部分

程序的实现比较简单，只要找到视频输出的中点就可以了。半黑半白信号输出数据值：（具一个NTSC制式下的例子） if ((HCount >50) and (HCount <=410)) then R <= \ G <= \ B <= \else R <= \ G <= \ B <= \

39

⑶ 数字锯齿信号生成部分

锯齿波的产生与上面所提到的两种信号产生有所不同，是通过状态机的状态变换生成的。因为一共存在256个亮度级别，但是有效象素点有720个点。所以设置的值是从亮度级别为16一直到255，而且每个级别有三个象素点。这样就能达到要求的效果了。

⑷ 黑场信号生成部分

在没有有效象素下的输出就是黑场信号。

5.3.4 程序仿真和调测的说明

用MAXPLUSII来做仿真，clk时钟设定为74ns（以下都如此，以后不再描述），Time Ending设定为5us（因为这个部件比较简单，以下的部件都设为5ms，以后不再描述。）

⑴ 计数器部分

计数器的最大值实在是一个很大的值，要是用这个数值直接来仿真的话，不太实际。所以要用其他的数值来仿真。（设计的数值保持着对应的关系，既是在NTSC制式下每场有262.5行；在PAL制式下每场有312.5个行）

设计的数值如下：

constant HTOTAL_N : integer := 11; --NTSC制下 每行有12个时钟 constant VTOTAL_N : integer := 3149; --NTSC制下 每场有3150个时钟 constant HTOTAL_P : integer := 13; --PAL制下 每行有14个时钟 constant VTOTAL_P : integer := 4374; --PAL制下 每行有4375个时钟

⑵ 控制部分

这两个部件可以分开来仿真。而且每个部件的仿真都比较简单，时钟和截至时间都可以任意给出。

⑶ 同步，消隐和有效图像生成部分 这两个部分没有进行仿真的原因： 首先要说明一下前面的程序之所以要仿真，就是因为他们不但程序比较短小，而且其大多数都是关于整个图形控制器都能用到的内部的连接信号，所以需要仿真一下来确定其正确性。而后面的两个程序部件的输出都是直接送到CX25870或是其他的部分去的。在进行本地仿真的话，其意义不大。而且直接进行输出的测试还是比较方便和有效率的，这样可以直接根据输出的图像来修改。还有一点原因就是，由于我们用的是实验板，所以本身就是在测试阶段，其意义和仿真的意义相仿。综上所述，在后面的两个大程序部件上，可以不用软件仿真测试。

40

5.3.5 最终设计图

图5-5 设计总体图

41

第六章单片机程序设计

这一章主要讲述单片机的程序设计，此次采用的是由silab 公司出品的c8051f020 型单片机，此单片机自带I2C 串行接口。单片机的程序设计包括 以下几部分：

I2C 串行接口控制程序设计 数字编码芯片的驱动程序设计 主动方式下的蓝屏和彩条设计 主动方式下的PAL/NTSC 设计 从动方式下的多种显示设计 从动方式下的PAL/NTSC 设计

此次单片机程序设计采用汇编完成，主要是考虑到对硬件的一系列操作，采用汇编更加简洁明了。单片机作为I2C 总线上的主控器，对数字编码芯片CX25870 进行初始化及寄存器读写操作，以完成设计目标。 6.1 程序设计过程

如果之前从来没有接触过I2C 总线，为了能和数字编码芯片CX25870 顺利进行通信，可先做一个比较简单的I2C 总线串行接口实验，即I2C 总线串行接口EEPROM 存储器的读/写操作实验。

读操作子程序其实在最终的程序中并没有用到，但是其在整个单片机程序设计中以及后面的测试过程中占据着非常重要的地位。通过读操作子程序可以及时地了解到数字编码芯片CX25870 的内部寄存器的数值，对改写内部寄存器的数值是很有帮助的，并且可以通过对比改写前后的数据以及通过逻辑分析仪观察结果得出一些经验值。还有一个非常重要的一点，就是有些寄存器的数值在CX25870 的芯片资料里是没有，在这种情况下，要对这个寄存器的某一位进行改写，就必须先读出其数值，然后对照寄存器的各位进行相应的改写，实现对寄存器的正确配置。在整个程序中，读操作子程序是最复杂的，对单片机的内部配置也最多。下面的流程图描述的是对器件字节的一次读取。 6.2 主、从动方式下的蓝屏和彩条设计

在对数字编码芯片CX25870 进行初始化和I2C 总线控制以后，便可以对其内部寄存 器进行读写。主动方式下的蓝屏和彩条是最容易实现的，只需要选择自动配置模式为主 动模式中的一种，然后配置控制产生蓝屏和彩条的内部寄存器即可。对于蓝屏，这是由芯片内部设定的，其颜色是不可以通过读写内部寄存器来控制的。而对于彩条，芯片内部有很多相关的控制寄存器，包括对比度寄存器，亮度寄存器，饱和度寄存器等一些列相关寄存器。由于按照芯片的出产默认值不能得到标准的彩条，所以必须对其相关的内部寄存器进行改写，其改写的数值是可以通过计算来获得的。

MOVLW 0XAC ;调节对比度Set MY[7:0] for Contrast MOVWF REG_ADDRESS

MOVLW 0XFF ;将计算好的数值放入缓冲 MOVWF DATA_W

CALL WRITE ;调用写操作子程序

MOVLW 0X5A ;调节亮度Set Y_OFF[7:0] for Brightness MOVWF REG_ADDRESS

MOVLW 0X7F ;将计算好的数值放入缓冲 MOVWF DATA_W

42

CALL WRITE ;调用写操作子程序

6.3 主、从动方式下的PAL/NTSC 设计

在这里主要描述一下从动方式下的PAL/NTSC 设计，这也是设计所需要的最终程序。在图形控制器的控制下，数字编码芯片CX25870 能够对所收到的数字信号进行不同制式的编码，并转换成模拟信号输出。该部分的程序设计是对CX25870 最复杂的操作，其中包括多个寄存器的配置，由于CX25870 必须能够跟着图形控制器发出的数字信号随时更新寄存器，所以从图形控制器引出一个端脚给单片机，让单片机不断地监测其状态，随其状态的变化而更新CX25870 的内部寄存器配置，以顺利实现PAL/NTSC 制式的转换。PAL 制式和NTSC 制式下所需配置的寄存器基本一样，不过其数值不同而已。在单片机程序设计的过程中加入了制式检测子程序，它能实时的监测单片机与图形控制器相连的管脚，并判断选择进入PAL 或是NTSC 子程序，然后又进入监测状态。

第七章 调试中所遇问题

器件的调测是分两部分共同来完成的，整个调测的过程都需要，先调试单片机的控制，再检测一下器件CX25870的工作状态，之后要在示波器或者是监视器上观察输出的波形和输出的图像，根据具体的细节要求来调整图形控制器的编写。所以这一章中所涉及的问题也有一些是有关单片机方面的。

简要叙述一下调测中遇到的几个问题：

7.1 主动模式下会遇到的问题

1 在用单片机编写CX25870的驱动程序时，会出现了一些问题。比如说对CX25870

的管脚复位以及把单片机作为I2C总线的主控制器。由于在上电以后，单片机的上电复位比CX25870的上电复位要快，因此在单片机控制CX25870进行管脚复位的时候，CX25870还处在上电复位阶段，显然对CX25870进行的管脚复位是不起作用的。这样，在单片机上电复位以后，在程序中加入一段延时，等待CX25870上电复位以后再对其进行管脚复位。PIC16F873型单片机是自带I2C接口的，要对其内部的寄存器进行正确的配置才能使单片机成为I2C总线的主控制器。

2 在编写主动方式下的蓝屏和彩条时，由于早期对数字编码芯片CX25870不是很了

解，所以最开始调出来的蓝屏和彩条的颜色都不是很标准的，这个从电视机上可以分辨得出来，由于CX25870的内置寄存器很多，一开始是按照芯片的默认值写入寄存器，后来若发现颜色不标准，再开始找出并调节相应的亮度、对比度以及饱和度的寄存器，通过观察计算找到最佳值。

3 在编写主动方式下的PAL/NTSC制式转换设计时，之前对制式的标准认识可能较模

糊，通过学会使用示波器或逻辑分析仪，并进一步的对制式标准清晰地认识，将输出信号同时接到电视机和示波器或逻辑分析仪上，不仅从感官上，而且从量度上了解到实际的电视信号。通过对不同寄存器的改写，可以通过逻辑分析仪看到信号的细微变化。

43

7.2 从动模式下会遇到的问题

在进行从动方式下的设计时，由于其和主动方式下的设计差异非常之大，而且芯片完全是从图形控制器接收信号，其中包括RGB/YCrCb的数字图像信号，行、场同步信号，消隐信号以及时钟信号，这就必须通过单片机正确的配置CX25870以适应外部信号的变动。

1 最先遇到的问题就是时钟的问题了，我们首先是只将图形控制器所产生的时钟送入

CX25870，并调整一些寄存器，来使CX25870输出一些标准的信号。由于图形控制器送出的时钟是13.5MHz的，这个时钟在图形控制器内部用来生成有效信息的时钟。但是用在CX25870的输入上，却发现输出的信号中场信号是40ms，不是20ms。最终会在工程手册上找到了答案，就是输入时钟和有效时钟之间有一个2倍的关系。最后经改动图形控制器，解决这个问题。

2 在单个模式的实验中，首先对于PAL制式的输出来做调整。由于是首次编写有关电

视信号方面的东西，虽然看了一些这方面的书了，但是真正用到实际中还是有许多的不同点的。在设定每行的时钟个数时，先是按照模拟信号的时间来计算的，再来对照数字电视信号的编码规范，这样就加深了对电视信号的理解。

3 在单制式下的输出是没有问题的，但是在进行PAL/NTSC制式转换的时候就出现问

题了，经过多次尝试和对CX25870芯片资料的反复阅读，最终发现在每次进行模式转换的时候都要进行软件复位。所以改进单片机的控制。

4 调试的过程中，由于数据源来自图形控制器，不同的图像的转换是由图形控制器来

完成的，最初考虑PAL/NTSC制式的转换是由单片机来控制，同时控制图形控制器的制式转换，但是结果是失败的，后来改成由图形控制器来控制单片机的制式转换，能够得到正确的结果。据分析，这是由于CX25870在从动模式下对于图形控制器的依赖性太强。而且这样的设计使控制键完全作用于FPGA，而对于单片机则无须手动操作。

参考文献

1 2 3 4 5 6 7 8 9

Conexant Corporation, CX25870/871_Datasheet 100381B, 2001 http://www.conexant.com/

《QuartusII 用户指南》 ALTERA公司 《BT856 用户手册》 Brooktree公司

《VHDL硬件描述语言及数字逻辑电路设计》 侯伯亨，顾新编 著 西安电子科技大学出版社

《MAXPLUSII入门与提高》 冯涛，王程 著 人民邮电出版社

《CPLD/FPGA的开发与应用》 徐志军，徐光辉 著 电子工业出版社 《EDA技术实用教程》 潘松，黄继业 著 科学出版社

《FPGA设计与应用》 褚振勇，翁丁云 著 西安电子科技大学出版社

44

10 11 12 13 14 15 16

《VHDL数字控制系统设计范例》 林明权 著 电子工业出版社 《电视机原理》 李薇，高福文 著 北京师范大学出版社

《可编程器件应用导论》 曾繁泰，候亚宁 著 清华大学出版社

《CPLD系统设计技术入门与应用》 黄正瑾，徐坚 著 电子工业出版社 《浅谈数字电视》陈彤 著 石河子科技

《数字电视基础》鲁业频 著 电子工业出版社 《VHDL数字系统设计》（第二版）（英）Mark Zwolinski 著 电子工业出版社 17 《PIC单片机实用教程》 李学海 著 北京航空航天大学出版社

附录一

VGA图像显示控制器设计

一、信号及时序介绍

对于普通的VGA显示器，其引出线共含5个信号：

R、G、B：三基色信号

HS：行同步信号 VS：场同步信号

对这5个信号的时序驱动，对于VGA显示器要遵循“VGA工业标准”，即640*480*60Hz模式，在我们的设计中，作一些小的改动，不影响输出的显示结果。

VGA行扫描、场扫描的时序图：

RGBHS行同步TaTbTg行消隐Tc图像TeTdTf行消隐下一行图像RGBVS场同步场消隐TcTa图像TeTdTbTgTf场消隐下一行图像

二、频率要求

VGA工业标准要求的频率：

时钟频率(Clock frequency)：25.175MHz (像素输出的频率) 行频(Line frequency)：31469Hz

场频(Field frequency)：59.94Hz (每秒图像刷新频率)

行扫描时序要求：(单位：像素，即输出一个像素Pixel的时间间隔)

45

对应位置 时间(Pixels) Tf 8 行同步头 Ta 96 Tb 40 Tc 8 行图像 Td 640 Te 8 行周期 Tg 800 场扫描时序要求：(单元：行，即输出一行Line的时间间隔) 对应位置 时间(Lines)

但是由于我们的10K10的实验板子上的时钟是20MHz，在满足行频和场频的情况下，对以上的行扫描时序需要做一些相应的改动(场扫描时序不变)： 行扫描时序要求：(单位：像素，即输出一个像素Pixel的时间间隔) 行同步头 行图像 对应位置 时间(Pixels) Tf 10 Ta 60 Tb 33 Tc 7 Td 520 Te 10 行周期 Tg 640 Tf 8 场同步头 Ta 96 Tb 40 Tc 8 场图像 Td 640 Te 8 场周期 Tg 800 三、设计框图及颜色编码

1、FPGA设计框图：

RGBHSVSCLKEp1c3144

管脚配置：CLK：PIN-1； R：PIN-36； G：PIN-35； B：PIN-30；

HS：PIN-28； VS：PIN-29

2、颜色编码

颜色 R G B

附录二

HDTV图形控制器的设计

信号格式标准时序如下表：

白 1 1 1 黄 1 1 0 青 0 1 1 绿 0 1 0 品 1 0 1 红 1 0 0 蓝 0 0 1 黑 0 0 0 46

NAME 1080i-60Hz

HS POLAITY NEGATIVE INTERLACE INTERLACE DOT FREQUENCY H FREQUENCY 74.25MHz V FREQUENCY 60.00Hz 33.75KHz V DISPLAY 16.000mS H DISPLAY 25.859uS V BACK PORCH 0.444mS H BACK PORCH 1.993uS VS WIDTH 0.089mS HS WIDTH 1.185uS VS POLARITY NEGATIVE

47

本文来源：https://www.bwwdw.com/article/mbba.html