计算机组成原理 试 题80

研究生入学试卷八

一．填空题（每小题3分，共18分）。

1．{(26)16 ∪ (63)16} ⊕ (135)8 的值为A.___。

2．广泛使用的A.___和B.___都是半导体C.___存储器。前者的速度比后者快，D.___不如后者高，它们的共同缺点是断电后E.___保存信息。

3．寻址方式按操作数的A.___位置不同，多使用B.___型和C.___型，前者比后者的执行速度快。

4．时序信号产生器提供机器所需的A.___时序信号，在硬布线控制器中，时序信号采用B.___三级体制；在微程序控制器中，一般采用C.___二级体制。 5．当代流行的标准总线追求与A.___，B.___，C.___无关的开发标准。

6．通道是一个特殊功能的A.___，它有自己的B.___专门负责数据输入输出的传输控制，CPU只负责C.___功能。

二．（11分）对于模4补码，设[x]补=x′.xx1x…xn,其中x′为符号位， 求证：

0

0

2

0

x=-2x0′+x0 +

?i?1nxi2

-i

三．（10分）全加器可由异或门及进位逻辑电路组成，根据A⊕B = A⊕B,可以设计利用原变量

或反变量进行运算的加法器，进而可以推测，对已设计好的加法器，用原变量运算和反变量运算都是一样的，这种说法对不对？为什么？

四．（10分）某机字长32位，常规设计的存储空间≤32M，若将存储空间扩至256M，请提出

一种可能的方案。

五．（10分）表8.1列出Pentium机的寻址方式名称，请在第3列、第4列写出有关表示式和说

明。

表8.1 Pentium的寻址方式 序 号 寻址方式名称 有效地址E算法 （1） 立即 （2） 寄存器 （3） 直接 （4） 基址 （5） 基址+偏移量 （6） 比例变址+偏移量 （7） 基址+变址+偏移量 （8） 基址+比例变址+偏移量 （9） 相对 说 明

六．（10分）图A8.1给出了微程序控制的某计算机的部分微指令序列，图中每一框代表一条微

指令。分支点a由指令寄存器IR5,IR6两位决定，分支点b由条件码标志Co决定，现采用断定方式实现微程序的顺序控制，已知微地址寄存器长度为8位，要求： （1） 设计实现该微指令序列的微指令字顺序控制字段格式。

（2） 画出微地址转移逻辑图。 IR5·IR6=00 IR5·IR6=01 IR5·IR6=10 IR5·IR6=11 a C D C0=1 C0=0 b I

图A8.1 O N L M J K G H E F A B

七．（11分）图A8.2表示硬布线控制器中5条指令的指令周期流程图，M1、M2、M3表示节拍

电位周期，每个节拍电位周期包含T1~T4四个时钟周期。每一框中内容表示寄存器、主存之间的数据通路，RD、WE表示读/写存储器的微操作命令，LD表示打入某寄存器命令。请写出RD、WE、LDAR、LDIR、LDDR、LDAC各微操作命令逻辑表达式。

八．（10分）何谓分布式仲裁？画出逻辑结构图进行说明。 九．（10分）试推导磁盘存储器读写一块信息所需总时间的公式。

RD M1 启动 PC→AR→ABUS DBUS→DR→IR PC+1 CLA ADD STA JMP NOP M2 0→AC IR→AR IR→AR IR→PC PC→AR RD WE M3

AR→ABUS DBUS→DR DR→ALU ALU→AC AR→ABUS AC→DR DR→DBUS 图A8.2

研究生入学试卷八答案

一. 填空题 1．A.(58)10

2．A.SRAM B.DRAM C.随机读写 D.集成度 E.不能 3．A.物理 B.RR C.RS

4．A.定时 B.主状态周期—节拍电位—节拍脉冲 C.节拍电位—节拍脉冲 5．A.结构 B.CPU C.技术

6. A.处理器 B.指令和程序 C.数据处理

二．证明：因为x0′为符号位，当x≥0时，x0=0,x为正数，则

[x]补 ＝0x0.x1x2…xn =x0+0. x1x2…xn=x

x=xo+0. x1x2…xn=xo+

n?i?1xi2

-i

当x<0时，x0′=1,x为负数，则

[x]补 = 1x0. x1x2 ?? xn=4+x (模4补码定义)

x=1 x0. x1x2 ?? xn-4=-2+ xo+0. x1x2…xn=-2+x0+综合以上两种情况，可知：

?i?1nxi2

-i

x=-2x0′+x0 +

?i?1nxi2

-i

0， x≥0 其中x0′= 1， x＜0

三．解：对已设计好的加法器，用原变量运算和反变量运算都能得到正确的结果。换句话

说，用原变量设计好的加法器，如果将所有的输入变量和输出变量均变反，那么该加法器就能适用于反变量的运算。因为该加法器把逻辑输入信号都反相所产生的功能仍然在这个集合之中，这可以用真值表8.1来说明：

输 入 输 出 A1 B1 C1 A1 B1 C1 S1 Ci+1 Si Ci+1 0 0 0 1 1 1 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 1 0 0 0 1 1 0 0 表8.1

Si=Ai⊕Bi⊕Ci Ci+1=AiBi+BiCi+CiAi Si=Ai⊕Bi⊕Ci Ci+1= AiBi+BiCi+CiAi

四．解：可采用多体交叉的存取方案，即将主存分成８个相互独立，容量相同的模块

M0, M1 ,M2,……, M7,每个模块３２M×32位。它们各自具备一套地址寄存器， 数据缓冲器，各自以等同的方式与CPU传递信息，其组成结构如图A8.2, CPU访问８个存储模块，可采用两种方式：一种是在存取周期内，同时访问 ８个存储模块，由存储器控制它们分时使用总线进行信息传递。另一种方式是： 在一个存取周期内分时访问每个体，即每经过１／８存取周期就访问一个模块。

这样，对每个模块而言，从CPU给出访存操作命令直到读出信息仍然是一个存 取周期时间。而对CPU来说，它可以在一个存取周期内连续访问８个存储体, 各体的读写过程将重叠（并行）进行。 CPU 存储器控制器

0 1 7 8 9 15 ······

32M 32M 32M M0 M1 M7 图A8.2

五．解：

序 号 有效地址E算法 说 明

（1） 操作数在指令中

（2） 操作数在某寄存器内，指令给出寄存器号

（3） E=Disp Disp为偏移量 （4） E=(B) B为基址寄存器

（5） E=(B)+Disp

（6） E=(I)×S+Disp I为变址寄存器，S为比例因子（1，2，4） （7） E=(B)+(I)+Disp （8） E=(B)+(I)×S+Disp

（9） 指令地址=（PC）+Disp PC为程序计数器

六．（１）已知微地址寄存器长度为８位。故推知控存容量为256单元。所给条件

中微程序有两处分支转移。如下不考虑其他分支转移，则需要２位判别测试位P1P2 (直接控制)，故顺序控制字段共１０位，其格式如下，μAi表示微地址寄存器的某 一位。

P1 P2 μA1 …. μA8 判别字段 下址字段 (2)微程序在a处有4路转移,用P1测试.在b处有2路转移,用P2测试故转移逻辑 表达式如下： μA8 = P1×IR6×T4 μA7 = P1×IR5×T4 μA6 = P2×C0×T4

其中T4为节拍脉冲信号。在P1条件下，当IR6 = 1时，T4脉冲到来时微 地址寄存器的第８位μA8将置“１”，从而将该位“０”修改为“１”。 如果IR6 = 0 ,则μA8的“０”状态保持不变。μA7,μA8的修改也类似。

微地址转移逻辑图如图A8.3 Q Q Q Q Q Q SD ° μA8 SD ° μA7 SD ° μA6 D D D T2 ROM ROM ROM

T4

P1 IR6 P1 IR5 P2 C0 图A8.3

七．解： RD=M1+M3·ADD (电位信号)

WE=M3·STA （电位信号）

LDAR=M1·T2+M2·ADD·T2+M2·STA·T2+M2·JMP·T2 (脉冲信号) LDIR=M1·T4 (脉冲信号)

LDDR=M1·T3+M3·ADD·T3+M3·STA·T3 (脉冲信号) LDAC=M2·T4+M3·ADD·T4 (脉冲信号)

八．解：分布式仲裁以优先级仲裁策略为基础。每个潜在的主方功能模块都有自己的 仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的

仲裁。总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果 仲裁总线上的号大，则它的请求不予响应，并撤消它的仲裁号。最后获胜者的

仲裁号保留在仲裁总线上。 总线仲裁如图A8.4： 图A8.4

九．解：设读写一块信息所需总时间为T，平均找道时间为ts，平均等待为t1，读写一块

信息的传输时间为tm，则 T= ts+ t1+ tm

假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。

又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在tm=（n/rN）秒的时间中传输完毕。

t1是磁盘旋转半周的时间，t1=（1/2r）秒。由此可得： T=ts+1/2r+n/(rN) (秒)

本文来源：https://www.bwwdw.com/article/m6n3.html