数电试卷和答案

电子线路分析与实践2期末复习辅导

2010年10月

练习题

一、填空题

1.(11011)2 =（__27______）10

2.8421BCD码的1000相当于十进制的数值 8 。

3．格雷码特点是任意两个相邻的代码中有__一_____位二进制数位不同。

4．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的___0和1______互换，__与和或______互换，__原变量和反变量_______互换，就得到F的反函数?F。

5．二极管的单向导电性是外加正向电压时 导通 ，外加反向电压时 截止 。

6．晶体三极管作开关应用时一般工作在输出特性曲线的 截止 区和 饱和 区。

7．TTL三态门的输出有三种状态：高电平、低电平和 高阻 状态。

8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 上拉电阻 和 电源 。

9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 多 。 10． 输出n位代码的二进制编码器，一般有 _2n_________个输入信号端。

11．全加器是指能实现两个加数和___进位_________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是S+ RQn ，约束条件是 SR=0 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 同步时序逻辑电路 和 异步时序逻辑电路 。

15．JK触发器当J=K=__1______时，触发器Qn+1=?Qn。

16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T?___0.7（R1+2R2）C_________。

17．A/D转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。

18．根据D/A转换器分辨率计算方法，4位D/A转换器的分辨率为 6.7% 。

19．DAC的转换精度包括 分辨率 和 转化精度 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fimax的关系是 fs>=2fimax 。

21．在A/D转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样 。

22．在A/D转换中，用二进制码表示指定离散电平的过程称为 编码 。 23．CPLD的含义是 复杂可编程逻辑器件 。 1. 十进制数85转换为二进制数为（ D ）

A．1001011 B．1010011 C．1100101 D．1010101 2. 二进制数11011转换为十进制数为（ B ）

A．32 B．27 C．64 D．128 4. 8421BCD码110011．001表示十进制为（ A ）

1

A．33.2 B．51.0125 C．63.2 D．51.2

5．在下列一组数中，与(111001)2相等的数是（ C ） A．(34)16 B．（65）8 C． (57)10

6．下列数码均代表十进制数6，其中按余3码编码的是( C ) A．0110； B． 1100； C．1001 7． “异或”逻辑与以下哪种逻辑是非的关系( C ) A．“与”逻辑 B．“或”逻辑 C． “同或”逻辑 8． F1?bc?bc与F2?bc?bc两函数的关系为( C )

A． 相同 B．对偶 C．反函数

9. n个变量，有多少个最小项( A )

n

A．2 B．2n C．n

10. 利用三极管的截止状态和什么状态实现开关电路的断开和接通（ C ）

A．放大状态 B．击穿状态 C．饱和状态 D． 导通状态 11. TTL门电路是采用以下什么设计的门电路（A ）

A．双极型三极管 B．单极型MOS管 C．二极管 D．三态门 14.逻辑电路的分析任务是（ D ）

A．给定功能，通过一定的步骤设计出电路 B．研究电路的可靠性

C．研究电路如何提高速度 D．给定电路，通过一定的步骤说明电路的功能 15.组合逻辑电路不含有（A ）

A．记忆能力的器件 B．门电路和触发器 C．门电路 D．运算器 16. 常用的一种3-8线译码器是（ B ）

A．74148 B．74138 C．7448 D．74151 17.74138是（ B ）

A．时序逻辑器件 B．组合逻辑器件 C．定时器件 D．整形器件 18.共阳型七段数码管各段点亮需要( C )

A．高电平 B．接电源 C．低电平 D．接公共端 19. 由门电路组成的全加器是 ( B )

A．时序逻辑器件 B．组合逻辑器件 C．脉冲逻辑器件 D．以上答案都不正确 20. TTL门电路的工作电源一般是（ B ）

A．25 v B．+5V C．3V—18V

22.输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（ B ） A．100进制 B．10进制 C． 50进制 D．5进制 23.时序逻辑电路设计的任务是（ A ）

A．给定功能，通过一定的步骤设计出时序电路 B．研究电路的可靠性

C．研究电路如何提高速度 D．给定电路，通过一定的步骤说明电路的功能 24.计数器是（ A ）

A．时序逻辑器件 B．组合逻辑器件 C．定时器件 D．整形器件 25.以下何种电路具有记忆能力（ C ）

A．门电路 B．组合逻辑电路 C．时序逻辑电路 D．多谐振荡电路 26.时序逻辑电路一般可以分两类，即（ C ）

A．组合逻辑电路和时序逻辑电路 B．门电路和触发器 C．同步型和异步型 D．模拟电路和数字电路

2

28．时序逻辑电路通常由门电路和（ A ）组成。 A． 存储电路 B．寄存器 C．译码器 29.利用定时器555可以设计实现（ B ）

A．全加器 B．多谐振荡器 C．寄存器 D．译码器 三、判断题

1.8421BCD码是二——十进制码。（ D ）

2.与逻辑是至少一个条件具备事件就发生的逻辑 。( C ) 3.L等于A和B的异或，其表达式是L=A+B。( C ) 4.“同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。( D ) 6.三态与非门的三个输出状态分别是高电平、低电平和接地状态。（ C ） 7.OC门实现“线与”时必须要加上拉电阻。（ D ） 8.74LS是TTL低功耗肖特基系列产品。（ D ）

9.实现两个一位二进制相加产生和数及进位数的电路称为全加器。（ C ）

10.实现两个一位二进制数和低位进位数相加产生和数及进位数的电路称为半加器。(C ) 11.译码器的输入端是特定的输入信号，输出端是二进制代码。（ C ） 13.基本RS触发器具有“不定”问题。( D ) 14.JK触发器有保持功能，但无翻转功能。（ C ） 15.逻辑器件74161是集成寄存器。（ C ） 16.计数器不能作为分频器。（ C ）

17.对于TTL门电路来说，如果输入端悬空即代表输入低电平。（C ） 18.ADC是将数字信号转换成模拟信号的转换电路。（C ）

19.集成D/A转换器中，集成度是描述其性能参数的重要指标之一。（ C） 20.D/A转换器的位数越多，转换精度越高。（D ）

21.双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（D ） 22.某CD音乐的频率范围是0.02~20.0KHz，A/D转换进行采样时，则采样频率可选择50.7KHz。（D）

四、分析、设计、化简题

（一）将下列逻辑函数化简成最简与或表达式。 （1）F1?AB?ABD?AD?A F1= A+~AD

F2=~A~C+BD+~B~C~D F2(A,B,C,D)??m(0，1，4，5，7，8，13，15）（2）F1?ABC?AC?B?C F1=~B+C

F2=~B~D+BD F2(A,B,C,D)??m(0，2，5，7，8，10，13，15）（二）SSI逻辑电路的分析

1.分析组合逻辑电路图，写出F的逻辑函数表达式。

A ≥1 & B EN

=1

C

F=~((A+B)(A⊕B)C)

F 3

2．分析下图，试写出F的表达式，并说明逻辑电路的功能。

A & F1 1

≥1 F3

& F2 B 1

F1=~AB F2=A~B F3 =A⊙B 实现的是半加器的功能。 （三）译码器的应用

1．试用74LS138和门电路实现逻辑函数F = AB + AC + BC

译码器的示意图和功能表达式如下：选通时，S1＝1，?S2＝?S3＝0；输出低电平有效。

Y0Y1Y2Y3Y4Y5Y6Y7

74LS138

A2 A1 A0 S1S2S3

2．下图为3线―8线译码器74LS138的方框图。 图中三个允许端S1=1、S2=S3=0时， 译码器才能正常译码；输入端的输入代码

顺序为A2 A1 A0 ；输出端Y0~Y7输出低电平有效。 试用此二进制译码器和与非门实现函数

Y0Y1Y2Y3Y4Y5Y6Y7 74LS138 A2 A1 A0 S1S2S3 Y?ABC?A(B?C)，要求画出连线图。

（四）触发器的应用

1．触发器电路如下图所示，试根据图中CP、A的波形，对应画出输出端Q的波形，并写出Q的状态方程。设触发器的初始状态均为0。

Q 1J CC>C1

“1” 1K 2．触发器电路如下图所示，试根据图中CP、D的波形，对应画出输出端Q的波形，并写出Q的状态方程。设触发器的初始状态均为0。

1D C 4 C>C1

（五）计数器的应用

1．已知74LS161是同步四位二进制加法计数器，计数器功能见下表，试用置数法构成七进制加法计数器，要求写出LD的表达式；画出连线图。

74LS161的功能表 CP × ↑ × × ↑ CTT CT P × × × × 0 1 × 0 1 1

2．已知74LS161是同步四位二进制加法计数器，其功能表如表所示。试分析图电路为几进制计数器，要求（1）写出LD的表达式；（2）指出进制数；（3）画出状态转换图。 74LS161的功能表 CP × ↑ × × ↑

（六）DA转换器的应用

CR 0 1 1 1 1 LD 工作状态 清零 预置数 保持（包括 C状态） 保持（C=0） 计数 × 0 1 1 1 Q 0 Q1 Q2 Q3 RD LD CP 74LS161 OC CTT CT P D0 D1 D2 D3 CR 0 1 1 1 1 LD CTT CT P × × × × 0 1 工作状态 清零 预置数 保持（包括 C状态） & Q 0 Q1 Q2 Q3 1

CR LD CP 74LS161 OC CTT CT P D0 D1 D2 D3 × 0 1 1 1 1 × 保持0 （C=0） 1 1 计数 5

本文来源：https://www.bwwdw.com/article/lzxh.html