时钟和延迟的一些定义：

时钟和延迟

1：周期与最高频率

图1所示电路的最小时钟周期

t CLK= Microt CO+t LOGIC+t NET+Microt SU-t CLK_SKEW

其中，t CLK_SKEW=t CD1-t CD2

t CLK 时钟的最小周期

Microt CO 寄存器固有的时钟输出延迟

t LOGIC 同步元件之间的组合逻辑延迟

t NET 线网延迟

Microt SU 寄存器固有的时钟建立时间

t CLK_SKEW 时钟偏斜

t L O G IC

图1 时钟周期的计算

公式中最小时钟周期的倒数即最高频率，用f MAX表示：

f MAX=1/t CLK

f MAX能综合体现设计的时序性能，是最重要的时序指标之一。

2：时钟建立时间

时钟建立时间（Clock Setup Time）常用t SU表示。想要正确采样数据，就必须使数据和使能信号在有效时钟沿到达前就准备好。所谓时钟建立时间就是指时钟到达前，数据和使能信号已经准备好的最小时间间隔。

图2所示电路的t SU为；

t SU= Data Delay-Clock Delay+Microt SU

式中Microt SU指的是触发器内部的固有建立时间，是触发器的国有属性，典型值一般小于1ns。

图2 时钟建立时间

3：时钟保持时间

时钟保持时间（Clock Hold Time）常用t H表示。时钟的保持时间是指能保证有效时钟沿正确采样数据和使能信号在时钟沿之后的最小稳定时间。

t H= Clock Delay- Data Delay+ Microt H

式中Microt H指的是触发器内部的固有建立时间，是触发器的国有属性，典型值一般小于1ns。

图3 时钟保持时间

4：时钟输出延迟

时钟输出延迟（Clock to Output Delay）常用t CO表示。它指的是在时钟有效沿到数据有效的最大时间间隔。

t CO= Clock Delay+ Data Delay+ Microt CO

式中Microt CO也是一个寄存器的固有属性，指的是寄存器相应时钟有效沿，将数据送到输出端口的内部延迟参数，典型值一般小于1ns。

图4 时钟输出延迟

5：引脚到引脚的延迟

引脚到引脚的延迟（Pin to Pin Delay）常用t PD表示。指信号从输入管脚进来，穿过纯组合逻辑，到达输出管脚的延迟。由于FPGA的布线矩阵长度固定，所以常用最大t PD标志FPGA的速度等级。

6：Slack

Slack是表示设计是否满足时序的一个称谓：正的Slack表示满足时序（时序的余量），负的Slack表示不满足时序（时序的缺量）。

Slack= Required Clock period- Actual Clock Period

Slack= Slack Clock period- Microt CO+ Data Delay+ Microt SU

Slack的计算方法如下图

Slack

C om binatorial

图5 Slack 的计算方法

Slack 的概念中，比较重要的是保持时间Slack （Hold Time Slack ），这个概念主要用于衡量寄存器到寄存器路径上数据稳定采样的最小保持时间是否满足。如果要稳定采样，数据在目的寄存器上升沿到来后要保持稳定的最小值等于目的寄存器Microt

H 时间。就是当目的寄存器上升沿到来后，数据保持稳定的时间必须大于等于目的寄存器Microt H 时间，否则就不能稳定采样。造成数据保持时间Slack 为负，即数据保持时间不够的主要原因是数据路径的延迟大于时钟路径的延迟。

7：时钟偏斜

时钟偏斜（Clock Skew ），指一个同源时钟到达两个不同的寄存器时钟端的时间差别。造成Clock Skew 的原因主要是两条时钟路径到达同步元件的长度不同，使用全局时钟资源驱动设计中的主要时钟信号，能有效地避免这些时钟信号到达各寄存器时钟端的Skew 。

图6 时钟偏斜

本文来源：https://www.bwwdw.com/article/lyfe.html