2009级《计算机原理》期末考试试题（B类B卷）

武汉大学计算机学院

2010-2011学年第一学期2009级《计算机组成原理》

期末考试试题B类B卷(闭卷)

学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题（每小题2分，共20分） 1、机器运算发生溢出的根本原因是 _______。

A．数据的位数有限 B．运算中将符号位的进位丢弃 C．运算中将符号位的借位丢弃 D．数据运算中的错误

2、在Cache更新时，把数据同时写入Cache和主存的策略是 _________。

A．写直达 B．写回法

C．按写分配法 D．不按写分配法 3、层次化存储器结构的设计是依据 _________ 原理。

A．存储器周期性 B．存储器强制性 C．访存局部性 D．容量失效性

4、在虚拟存储器中为了提高主存的命中率，可以采取的措施是 _______。

A．增大主存容量 B．增大辅存容量

C．增大Cache容量 D．将LRU算法改为FIFO算法 5、以下错误的叙述是 _______。

A．RAID0采用镜像盘 B．RAID1采用磁盘镜像 C．RAID2采用海明码校验 D．RAID3采用奇偶校验 6、在采用增量方式的微指令中，下一条微指令的地址 ________。

A．在微指令计数器中 B．在微指令寄存器中

C．在程序计数器中 D．在本条微指令的顺序控制字段中 7、垂直型微指令的特点是 _______。

A．微指令格式垂直表示 B．控制信号经过编码 C．采用微操作码 D．多层次表示

8、组合逻辑控制器中，微操作信号的形成主要与 _______信号有关。

A．指令操作码 B．指令译码信号和时钟 C．指令地址码 D．状态信号与条件 9、通道处理器不具备______功能。

A．中断 B．DMA C．程序控制 D．数据运算 10、硬盘的输入输出适合采用 _______方式。

A．程序查询 B．程序中断 C．DMA D．IOP

二、运算方法与运算器分析题（共20分）

一种（7，4）海明码的定义为：由4个信息位x1,x2,x3,x4 按以下模2加法运算方式构成3个校验位c1,c2,c3：

- 1 -

c1?x1?x2?x3c2?x2?x3?x4?x4c3?x1?x2(mod2)(mod2) (mod2)将这些信息位和校验位构成码字w，即

w??x1,x2,x3,x4,c1,c2,c3???w1,w2,w3,w4,w5,w6,w7?

1、（10分）计算相应的（7，4）海明码的全部码字。 2、（10分）用组合逻辑设计一个海明码的编码器和译码器。

三、指令系统与控制器设计题（共20分）

某一单流水线处理机，包含取指、译码、执行3个功能段。取指、译码各需1T；在执行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T内取数，在最后1T写结果。执行下面程序后按要求分析指令流水线的功能。

k： MOV R1,R0 ；R1 (R0) k+1：MUL R0,R2,R1 ；R0 (R1)*(R0) k+2：ADD R0,R2,R1 ；R0 (R2)+(R3)

1、（5分）设计并画出流水线功能段的结构图。 2、（10分）考虑指令数据相关性，设计并画出指令执行过程流水线的时空图。 3、（5分）为了加快速度，可以采取那些改进措施。

四、存储系统与存储结构分析题（共20分）

某计算机的主存－Cache存储器层次采用组相联映射方式，字块大小为64字。Cache存储器容量为32字块，按4字块分组，主存储器容量为1024字块。

问：主存地址共需多少位? 主存地址字段如何划分，各需多少位? 假设Cache存储器起始时为空，CPU从主存单元0，1，2，…，3071依次读出3072个字，采用LRU(近来最少使用)替换算法，求命中率。

五、输入输出系统设计题（共20分）

在一个8级中断系统中，硬件中断响应从高到底优先顺序是：

1～2～3～4～5～6～7～8， 设置中断屏蔽寄存器后，中断响应的优先顺序变为 1～3～5～7～2～4～6～8。 1、屏蔽码应如何设置？

2、如果CPU在执行一个应用程序时有5、6、7、8级4个中断同时到达，CPU在按优先顺序处理到第3个中断请求的过程中又有一个3中断请求到达CPU，试画出CPU响应这些中断的顺序示意图。

- 2 -

本文来源：https://www.bwwdw.com/article/lxr8.html