北京邮电大学计算机组成原理（第四版）自测试题库 - 试卷八

本科生期末试卷（八）

一、选择题（每小题2分，共30分）

1 下列数中最小的数是（ ）。

A （101001）2 B （52）8 C （101001）BCD D （233）16

2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ ）。 A 8，512 B 512，8 C 18，8 D 19，8

3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。

A 对程序员的训练要求来说，需要硬件知识 B 汇编语言对机器的依赖性高

C 用汇编语言编写程序的难度比高级语言小 D 汇编语言编写的程序执行速度比高级语言慢

4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 5 寄存器间接寻址方式中，操作数在（ ）。

A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 6 机器指令与微指令之间的关系是（ ）。

A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令 D 用一条机器指令实现一条微指令

7 描述多媒体CPU基本概念中，不正确的是（ ）。

A 多媒体CPU是带有MMX技术的处理器 B MMX是一种多媒体扩展结构

C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器 8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。 A 菊花链 B 独立请求 C 计数器定时查询

9 流水线中造成控制相关的原因是执行（ ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移

10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ ）。 A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统

11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。 A 存储介质 B 驱动装置 C 控制电路 D 计数器 12 中断处理过程中，（ ）项是由硬件完成。

A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场

13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ ）项不属于IEEE1394的协议集。 A 业务层 B 链路层 C 物理层 D 串行总线管理 14 下面陈述中，（ ）项属于存储管理部件MMU的职能。 A 分区式存储管理 B 交换技术 C 分页技术

15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属于安腾的执行单元。

A 浮点执行单元 B 存储器执行单元 C 转移执行单元 D 定点执行单元

二、简答题（每小题8分，共16分）

1 写出下表寻址方式中操作数有效地址E的算法。 序号 1 2 3 4 5 6 7 8 9 10 寻址方式名称 立即 寄存器 直接 寄存器间接 基址 基址＋偏移量 比例变址＋偏移量 基址＋变址＋偏移量 基址＋比例变址＋偏移量 相对 有效地址E 说明 操作数在指令中 操作数在某通用寄存器Ri中 D为偏移量 (Ri)为主存地址指示器 B为基址寄存器 I为变址寄存器，S比例因子 PC为程序计数器 2 简述安腾处理机的“分支推断”技术的基本思想。

三、计算题（14分）

设两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码3位（移码），尾数4位，数符1位。设： j1=(-10)2,S1=(+0.1001)2 j2=(+10)2,S2=(+0.1011)2

求：N1×N2，写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。

四、分析题（12分）

已知计算机指令字长为32位，其指令格式如下：

其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字：

① X=000，D为直接操作数； ② X=001，D为直接主存地址；

③ X=010，由通用寄存器R0提供主存地址；

④ X=011，D为位移量，由通用寄存器R1提供基址地址；

⑤ X=100，D为位移量，由通用寄存器R2提供变址地址（8位）； ⑥ X=101，D为位移量，有程序计数器PC提供主存地址； ⑦ X=110，由通用寄存器R3提供存储器堆栈栈顶地址。

五、分析题（12分）

设某处理器具有四段指令流水线：IF（取指令）、ID（指令译码及取操作数）、EXE（ALU执行）和WB（结果写回）。假设时钟周期100ns。现处理器执行如下指令序列： ADD R3, R1, R2 ；R3←R1＋R2 SUB R3, R3, 2 ；R3←R3－2 ADD R2, R2, 1 ；R2←R2＋1

(1)如果流水线采用推迟相关指令执行的方法，处理器执行这3条指令需要占用多少时钟周期？ (2)提出改进方案，进一步提高执行速度。

六、设计题（16分）

某模型机的数据通路如图所示。R1和R2为通用寄存器，MDR为内存数据寄存器，PC为程序计数器，

IR为指令寄存器。所有的细单线箭头为控制微命令。

(1)请说明图中部件X的名称和功能。 (2)T1和T2两个暂存器有何作用？ (3)若二地址RS型指令采用如下格式： 操作码 寄存器号 地址D “ADD R, Var”指令的操作为：R ← R +（Var），其中R表示R1或R2寄存器，（Var）为内存地址Var所存储的内容。请画出ADD指令的指令周期流程图，并给出每个微操作对应的微命令。

(4)若内存操作数的寻址方式改为基址方式，即：ADD Rx，[Ry+Var]，Rx和Ry为R1或R2寄存器，Var

为偏移量。请设计指令格式，并画出ADD指令的指令周期流程图，并给出每个微操作对应的微命令。

Data Bus Address Bus MDR → DB IB→ MDR DB→ MDR MDR → IB R 1 → MDR IB R 1 IB → R 2 → R 1 IB R 2 → IB X R 2 → IB X M Internal Bus RD WR →I B PC T 1 IB→ T 1 T 2 IB→ T 2 PC PC + 1 IB → PC IR IB→ IR D → IB

ALU A→ IB + -

本文来源：https://www.bwwdw.com/article/lujo.html