一种带数字自校准的SAR ADC设计

第29卷第5期 2017年10月

北方工业大学学报

J.N O R T H C H I N A U N I V.O F T E C H.

Vol.29 N o.5

Oct.2017

一种带数字自校准的SAR ADC设计

戴澜林碟

(北方工业大学电子信息工程学院，100144,北京）

摘要本文设计了一款基于S M I C O.lS^m混合信号C M O S工艺的14-b it数字自校准模数转换器.主D A C(M D A C)分三段式结构，将电容阵列分成高6位、中4位和低4位的结构.校准算法是采用数字电路实现，利用一定时序获取每一位电容对应的误差电压并将其转化为相应的数字码值.在正常的A D C转换阶段，将上述数字码值补偿到相应的主D A C上，从而达到了校准的目的，提高了D A C的线性度.电路设计基于Cadence平台进行仿真验证，仿真结果表明，在1. 8V电压下，能够有效校准电容阵列的失配，A D C校准后有效位数达到13. 4998bit.

关键词S A R;模数转换器;数字自校准算法

分类号T N402

模数转换器作为现实世界中的将模拟信号 转换为数字信号的桥梁，在现代集成电路设计 中，应用越来越广泛[1].对于移动终端以及物联网 的传感器网络等，低功耗显得尤为重要，而逐次逼 近型模数转换器具有功耗低、面积小的综合优势，在模数转换应用中最为普遍，但其只能够实现中 精度和中速度的转换，因此如何提髙其转换速度 和精度是工业界和学术界的热点话题.早期的 S A R A D C多采用激光调阻技术来校准线性度以 及精度.然而，此种校准方法成本较高，且薄膜电 阻值易受封装机械压力影响，且很难克服，故不 易于推广.而电容的温度特性跟线性度都要好于 电阻.故如今S A R A D C设计多用电容型D A C 阵列，即便如此，电容也存在一定的弊端，比如存 在一系列失配，主要是因为在芯片制造过程中，底 部刻蚀不均匀，且氧化层厚度不均匀等.综合上述 不利因素，如今12位以上的S A R A D C—般都用 到了校准技术.

本文设计了一款14位数字自校准逐次逼近 型模数转换器，采用三段式D A C分段电容阵列 结构，该结构通过将主D A C阵列分为三段子序列，从而减小了电容的面积和功耗.由于二进制 电容阵列的匹配度直接决定了 S A R A D C的精 度，故对电容失配进行校准是提高A D C精度的 有效手段，本设计采用数字自校准技术降低电容 失配率.另外，本文的电路结构较简单，只有小部 分的模拟电路，其余均为数字电路，并加人了数 字校准算法，最终提高了 A D C的精度.

1数字自校准算法原理

1984年，H.S.L e e提出一种基于D A C的二 进制加权电容阵列的校准方法[2]，能够影响A D C精度的主要有两方面因素：电容失配和比 较器失调.本设计的基本思想是对电容失配进行 校准，先将电容阵列的失配误差计算出来，得到 误差电压之后，经过一系列逻辑处理，再将此误 差加载到逐次逼近校准D A C阵列的转换过程当 中[3]，从而达到消除误差的目的.此方法中，开关 的开启和闭合都是由数字控制逻辑电路给出控 制信号来控制.采用数字校准方法无需增加额外 的模拟电路,且所有电容开关的控制信号均由数

收稿日期：2016-09-19

第一作者简介:戴澜，副教授.研究方向:高速高精度模数与数模转换器设计与精度提高技术、电源管理芯片设计、NFC与认知无线电等.

本文来源：https://www.bwwdw.com/article/lucj.html