信息材料

信息材料 无机081-26 凌星

浅谈低功耗cMos集成电路设计方法

摘要： 日前，cMos集成电路设计已广泛应用在集成电路的低功耗设计中。高性能、低功耗也已成为集成电路设计追求的目标。重点阐述功耗估计和CMOs电功耗设计的优化方式，旨在从理论卜为低功耗集成电路设计提供一些建议。 关键词： cM0s集成电路；低功耗i设计 集成电路产业是伴随着性能、面积和功耗等设计参数发展的。随着移动设备

和供电电池设备的广泛使用，功耗问题已经成为集成电路产业的突出问题。然而，在保证性能和面积的前提下，尽最大可能地降低功耗是集成电路设计重要方法。当前低功耗设计技术研究主要由功耗估计和功耗优化两部分组成。这两部分联系紧密，低功耗设计的前提和基础是将已设计出的集成电路进行平均、最大功耗估计；而功耗优化义足低功耗设计设计的最终衡量标准。这就要求我们必须在电路设计中对电路功耗进行优化，直到实现满足要求的最低功耗为止。 1.功耗估计概述

功耗估计足指采用一定的方法对电路功耗的预计值进行预先估算。目前主要有平均功耗估计和最大功耗估计两种，平均功耗估计对移动设备的电池成本和使用时间有着重大影响。而最大功耗估计是直接影响着集成电路的可靠性和电池的性能。目前，由于电路规模越来越大，快速准确地进行功耗估计是一个非常重要的问题。功耗估计通常有两种方法：基于模拟的方法和非模拟的方法。前者要求对电路进行模拟，采取大量的输入向量方式，以求得具体的功耗值，并将其平均功耗值作为估计值。模拟的时间越长，得到的平均功耗值就越精确但对于大规模电路而言，无法的短时间内得到精确的平均功耗值。这就要求我们在较少的向量时，如何快速进行模拟，得出精确的估计值。而非模拟的方法是对一些电路的信息进行收集，并计算出电路功耗。通常采用的方式有统计方法、测试图样法等等。 2 .CMOS电路功耗设计的优化方式

在集成电路的快速发展过程中，cM0s电路的大规模使用，得益于它的低功耗特性。以下将对cMOs电路功耗优化方法进行简要阐述。 2．1动态功耗优化方法

动态功耗是集成电路上作中的主要耗能部分，它产生于电路从一种稳定的工作状态突然转变到另一种稳定状态的过程中。如何优化动态功耗，是摆在我们面前的一个难题。

1)降低电源电压。由于电源电压的平方与动态功耗成正比关系，那么降低电源电压将是减少、优化电路功耗的最有效方法。相比其他降低动态功耗方法而言，降低电源电压的效果更为显著，因其针对的整个芯片，而小仅针对某一个单元，并且在不改变电路结构的情况下便可实现低功耗设计的目的。

2)降低负载电容。动态功耗与负载电容也成正比，因而，降低负载电容也是优化、降低动态功耗的一个重要途径。在cMOs集成电路中，电容主要有两部分组成，一部分足与器件工艺有关的器件栅电容和节点电容；另一部分是连线电容。降低负载电容不仅能降低集成电路的动态功耗，还能够提高集成电路的运行速度。值得注意的是，为了降低负载电容，在选用器件是可以选择小的器件，同时，在设计是也要减少连线长度。

3)降低开关活动性跳变率。动态功耗除了与电源电压、负载电容成正比例，还与电路的工作频率、单位时间内信号在高低电平之间的跳变次数成比例。但在

1

信息材料 无机081-26 凌星

实际的设计中，采取降低工作频率的做法是不可取的，但可考虑从降低开关活动性跳变率入手。众所周知，当信号活动性为零时，即使负载电容很大。电路也不消耗能量。因而，在具体的工作实践中，当电路的某个系统或模块不工作，处于休眠状态时，可以试着将这些系统的的时钟屏蔽，这样可以停止部分电路的工作和翻转，从而起到了减少电路功耗的作用。然而，值得注意的是，在cMos集成电路中，存在相当一部分伪跳变，伪跳变对电路工作没有任何作用，反而因其占据了一定的开关活动性，使得电路系统功能白白损失。另外，伪跳变可以向下一级电路传播，传播经过的系统单何越多，造成的功耗便越多。因此，在降低开关活动性跳变率的同时，可以采取缩短传播长度，消除伪跳变。 2．2静态功耗优化技术。

从理论角度来讲。在电路稳定状态下cM0s集成电路没有从电源到地的商接路径，因而小会产生静态功耗，然而，实际情况下，在Mos管会出现两种漏电流分量，一种是由反偏二极管和寄生场效应晶体管形成的反向漏电流；一种是由弱反型晶体管中源极和漏极之间的扩散引起的亚阂值电流。这两种电流都不为零，所以影响了总的电路功

耗，这样形成了功耗被称为静态功耗。

1)阙值电压对漏电流的影响。降低电源电压能够是集成电路的功耗迅速减少。但需注意的是，这样也延长了电路运行的时间。同时从以上阐述的动态功耗优化技术中也可得知，电源电压是影响功耗的最大因素之一。因此，为了降低动态电压，我们可以降低cMos管的阈值电压，以此达到降低动态功耗的效能。然而，阈值电压的降低造成了哑阈值电流的急速增长，由此，产生的电路静态功耗也相戍随之增长。从实际情况来看，这种现象已不容忽视。现实做法是，在集成电路设计上，为降低亚阈值电流，通常采取多阈值技术。一方面在保证电路性能的同时，另一方面也能减少电路的的漏电流，从而降低电路的静态功耗。

2)阈值电压的调节方法。阈值电雎的调节方法要根据实际情况而定，当使用掺杂方法时，它的优点是能利用掩膜编程调节器件的闽值，由于每多一种闽值需要增加r 1张掩膜，采取该种方法，增加了制造成本。当使用偏压方法时，虽没有增加成本，但增加了电源布线的复杂度，不太适合单个器件，反而比较适合管子较多时的功耗优化设计。

3 .CMOS集戚电路设计中注意的问叠 3．1总线

某些cMOs集成电路设计中会存在相当数量的总线。由于总线会带来大负载、大电阻等小利效应，因此，数据总线是功耗的一个重要来源，占整个芯片总功耗的15％～20％。为了避免造成严重的功耗，可以对数据路径进行合理稚局，同时也可使用产生较低功耗的局部总线。 3．2门控时钟

在对cMOs集成电路进行设计时，要注意到时钟树消耗的功耗。为了降低这一部分的消耗，我们可以采用门控时钟，让一螳暂时不需工作的器件处于非触发状态，通过减少工作时间来减少不必要的功耗。同时，在设置门控时钟时，要注意到它不是针对某个特定的触发器，避免在时钟间造成不必要的时间差。随着集成电路的广泛使用，人们在关注设备运行速度的同时，也逐渐关注到电路的功耗，高性能，低功耗的集成电路设计已日益成为电路设计的目标。

无机081-26 凌星

2

本文来源：https://www.bwwdw.com/article/lkp8.html