DSP是TMSTM系列DSP产品中的定点数字信号处理器

第1章绪论

TMS320C54x TM DSP是TMS320TM系列DSP产品中的定点数字信号处理器。C54x DSP 满足了实时嵌入式应用的一些要求，例如通信方面的应用。

C54x的中央处理单元（CPU）具有改进的哈佛结构，它的特点是最小化的功耗和高度的并行性。除此之外，C54x中多样化的寻址方式和指令集也大大提高了整个系统的性能。

1.1 TMS320系列DSP简介

TMS320TM系列DSP包括定点DSP、浮点DSP和多处理器DSP（也称DSPs），其结构是专门为实时的信号处理设计的。TMS320系列DSP有以下一些特性使得该系列的产品有着广阔的应用领域：

?非常灵活的指令集。

?固有的操作灵活性。

?高速运行的性能。

?创新的并行结构。

?成本效率高。

?对C语言的友好的结构。

1.1.1 TMS320系列DSP的历史、发展和优势

1982年，德州仪器公司（TI）推出了TMS320系列中第一代定点DSP产品——TMS320C10。在这一年年末，《电子产品》杂志赠予TMS320C10“年度产品”的称号。TMS320C10成为后续的TMS320系列DSP的模型。

今天，TMS320 DSP系列包括三大DSP平台：TMS320C2000TM、TMS320C5000TM和TMS320C6000TM。在C5000TM DSP平台中又包含三代产品：TMS320C5x TM、TMS320C54x TM 和TMS320C55x TM系列。

C5000 DSP平台中的器件都采用了相同的CPU结构，但结合了不同的片内存储器和外设结构。这些不同的结构满足了世界范围内电子市场的很多领域的需要。当把存储器、外设和CPU结合起来集成到单个芯片上时，整个系统的费用就大大地降低了，电路板的体积也减小了。图1-1所示为TMS320系列器件的演化过程。

控制最优化平台高效益平台

高性能平台

图1-1 TMS320系列DSP的演化过程

1.1.2 TMS320系列DSP的典型应用

表1-1列出了TMS320系列DSP的一些典型的应用。TMS320 系列DSP与标准的微处理器/微计算机器件相比，可以为传统信号处理问题提供更合适的处理方式，例如处理语音合成和滤波问题。TMS320系列DSP也支持多个操作需要同时进行处理的复杂应用场合。

表1-1 TMS320 系列DSP的典型应用

续表

1.2 TMS320C54x DSP简介

C54x TM DSP的操作灵活性高，速度快。它具有高级的改进哈佛结构（1条程序存储器总线、3条数据存储器总线和4条地址总线）、带有专用逻辑功能的CPU、片内存储器、片内外设和高度专业化的指令集。后续的DSP器件把C54x的CPU和专用的片内存储器及外设结合起来。这些产品已经并且将来也会继续得到发展，为电子市场上的专门领域服务。

C54x器件具有以下优势：

?围绕1条程序总线、3条数据总线和4条地址总线而建立的增强型哈佛结构，提供更好的性能和多样性。

?具有高度并行和专用硬件逻辑的CPU设计，提供更高性能。

?高度专用的指令集，提供更快的代数运算，提供优化的高级语言操作。

?模块化的结构设计，为后续产品的快速发展提供方便。

?高级IC处理技术为其提供更好的性能和低功耗。

?新的静态设计技术实现低功耗和小辐射。

1.3 TMS320C54x DSP的主要特征

本节列出了C54x DSP的主要特性。

?CPU

?高级多总线结构，具有1条程序总线、3条数据总线和4条地址总线。

?40位的算术逻辑单元（ALU），包括一个40位桶形移位器和两个独立的40位累加器。

?17位?17位并行乘法器和一个40位专用加法器结合完成非流水线的单周期乘/累加（MAC）操作。

?比较、选择、存储单元（CSSU）是一个专用的硬件单元，用于Viterbi解码时的加法/比较/选择操作。

?在单周期内计算40位累加器中的值的指数的指数编码器。

?两个地址产生器，包括8个辅助寄存器和两个辅助寄存器算术单元。

?一些DSP器件具有多CPU核结构。

?存储器

?192K字?16位可寻址的存储器空间（64K字程序空间，64K字数据空间和64K 字I/O口）。C548、C549、C5402、C5410和C5420带有扩展程序存储器。

?片内结构如表1-2所示（单位：K字）

表1-2 TMS32054x DSP的片内结构

①双存取RAM。

②单存取RAM。

?指令集

?单指令重复和块重复操作。

?存储器块搬移指令提供更好的程序和数据管理。

?具有32位长操作数指令。

?同时读取2 3个操作数的指令。

?并行存取的算术指令。

?条件存储指令。

?快速中断返回。

?片内外设

?软件编程的等待状态发生器。

?可编程的块切换逻辑。

?片内锁相环（PLL）时钟产生器带有内部振荡器或外部时钟源。如果是外部时钟源，表1-3所示器件选项中任一项都有若干可选的乘数值。每一种器件

只能从所列的某一种选项中提供时钟模式的选择。

表1-3 器件选项

①C541B、C545A、C546A、C548、C549、C5402、C5410和C5420都有一个软件可编程的PLL和两个附加的饱和模式。软件可编程的PLL在8.5.2小节说明，饱和模式在4.1.2小节处理器模式状态寄存器（PMST）中说明。

?外部关总线控制使外部数据总线、地址总线和控制信号无效。

?数据总线有保持的特性。

?可编程定时器。

?端口，如表1-4所示。

表1-4 端口

?速度

单周期定点指令执行时间为25/20/15/12.5/10ns（40MIPS/50MIPS/66MIPS/80MIPS/ 100MIPS），如表1-5所示。

表1-5 速度

?功耗

?功耗控制由IDLE1、IDLE2和IDLE3指令可进入节电模式。

?控制可使CLKOUT信号无效。

?仿真

IEEE标准1149.1边界扫描逻辑对接到片内基于扫描的仿真逻辑。

本文来源：https://www.bwwdw.com/article/lkal.html