02 第二讲 模拟集成电路设计自动化的研究工作

第二讲 模拟集成电路设计自动化的研究工作

第二讲 模拟集成电路设计自动化的研 究工作

第二讲 模拟集成电路设计自动化的研究工作

提纲

模拟集成电路设计自动化的研究现状 典型的模拟电路自动综合系统

第二讲 模拟集成电路设计自动化的研究工作

模拟集成电路设计自动化的研究现状

在解决模拟电路自动化设计问题方面，模拟电路自动综合是最好 的、最具有发展前景的一种方法。 与模拟标准单元库相区别的是，它将设计者对电路系统的功能要 求、性能参数、工艺条件、以及工作环境作为输入变量，自动产 生电路的拓扑结构，优化器件尺寸，直至产生完整的物理版图。 利用这样的电路综合工具，就可以根据特定的应用环境自动灵活 地产生相应的模拟集成电路。

第二讲 模拟集成电路设计自动化的研究工作

模拟集成电路设计自动化的研究现状

模拟集成电路自动综合对微电子工业发展具有重要意义，几年来 各个国家竞相开展了相关的研究工作，并探索性地开发相应的模 拟级集成电路自动综合系统。 模拟集成电路EDA方法和工具的研究和开发工作远远落后于数字 电路。即使目前出现了一些关于模拟电路自动化设计方面的研究 工作，但整个研究工作还处于研究性质阶段，和数字电路相比， 模拟集成电路EDA方面的研究工作尚有很长一段路要走。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

美国MENTOR GRAPHICS开发的IDAC系统初期没有采用层次 式设计思想，仅能够处理简单的运放和比较器，后来引入了层次 式设计思想，能处理的电路也稍微多一些。IDAC采用数学规划 法来优化器件尺寸，但其最大缺憾是只能靠设计者自己选择电路 结构，而不能自动进行拓扑结构选择。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

美国伯克大学开发的OPASYN系统包含有专家们事先设计好的各 种模拟集成电路拓扑结构。该系统首先选定电路拓扑，然后再用 数学规划法确定器件尺寸。 美国通用电气研究实验室开发的AN-COM系统采用了层次式功能 块构造法，在选择电路拓扑方面与OPASYN类似，但其启发式策 略比OPASYN更复杂。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

比利时鲁汶大学开发的ARIADNE系统是一个交互式专家系统， 除采用层次分解技术之外，它还采用了符号分析法获取电路的行 为，该系统用模拟退火法优化器件尺寸，但在拓扑选择方面和 OPASYN一样。OPASYN,AN-COM和ARIADNE的共同缺陷是 在没有给定器件尺寸之前很难给出拓扑选择的规则。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

荷兰DELFT工业大学开发的ANPDES系统为规避OPASYN和 ARIADNE ARIADNE所遇到的困惑，构造了一个包含一百万个拓扑的放大 器库，希望能达到“有求必应”的境界，其拓扑选择功能仅比 IDAC有所改进，能根据设计标准从库中搜索出适应的电路结构， 其缺憾是不灵活，且速度慢，对于一般的小问题需要在小型机

上 运行约半个小时。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

美国卡内基梅大学开发的OASYS系统是一个CMOS模拟集成电 路的编译器，采用了层次式分解技术，在优化器件尺寸阶段发现 所生成的拓扑不适合时还可以回朔，能处理的模拟电路类型多一 些，但综合过程很难给出回朔规则。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

荷兰TWENTE大学开发的SEAS系统与OASYS类似，每当一个 被选拓扑的器件尺寸确定之后，SEAS就按其电性能、被选择的 SEAS 次数等来计算该拓扑的分值，在SEAS中，分值高的拓扑优于分 值低的拓扑。

第二讲 模拟集成电路设计自动化的研究工作

典型的模拟电路自动综合系统

美国AT&T公司BELL实验室开发的BLADES系统集成了OASYS 的功能，是以OPS5为其机制的专家系统，它只能单纯地生成模 拟集成电路，不能进行器件尺寸优化。 美国南加州大学开发的CAMP系统在“生成”初始拓扑的同时就 给定初始器件尺寸，然后再用专家系统的思路对电路拓扑和器件 尺寸作迭代改进。当找不到初始设计时，CAMP就会进入窘境。

本文来源：https://www.bwwdw.com/article/l9z1.html