08-09(2)数电试卷B

物电学院2008—2009学年第二学期期末考试本科班 07级电子信息专业《电子技术基础（数字部分）》课程 B卷

学生姓名： 班级： 考试120分钟、考试课闭卷

≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌≌

一、选择题（每小题1分，共10分）

1．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8

位，完成该操作需要（ ）时间。

A、10μS B、80μS C、100μS D、800ms

2．一位十六进制数可以用（ ）位二进制数来表示。

A、 1 B、 2 C、 4 D、 16

3．逻辑函数F?A?B 和 G=A⊙B满足关系（ ）相等。

A、 F?G B、 F??G C、 F?G D、 F?G

4．要用n 位二进制数为N 个对象编码，必须满足（ ）。

A、 N = 2n B、 N ≥ 2n C、 N ≤ 2n D、 N = n

5．串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。

A 、超前，逐位 B、逐位，超前 C、逐位，逐位 D、超前，超前

6．三态门输出高阻状态时， 是不正确的说法。

A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低 D、测量电阻指针不动 7．同步计数器和异步计数器比较，同步计数器的显著优点是( )。

A、工作速度高 B、触发器利用率高C、电路简单 D、不受时钟CP控制 8．下列逻辑电路中为时序逻辑电路的是( )。

A、变量译码器 B、加法器 C、数码寄存器 D、数据选择器

9. N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N

10．由10个触发器组成的二进制加法计数器有（ ）种状态3.

A、10 B、100 C、128 D、1024

第 1 页 共 6 页

二、填空题（每空1分，共18分）

1．若用二进制代码对48个字符进行编码，则至少需要 位二进制数。 2．主从型JK触发器的特性方程

= 。

3．存储容量为8K×8位的RAM存储器，其地址线为 条、数据线为 条。

4．在优先编码器中，是优先级别 的编码起排斥优先级别 的。 5．串行进位加法器的缺点是 ，要想速度较高时应采用 加法器。 6．三态门输出的三种状态分别为： 、 和 。 7．利用 可以把集成计数器设计成初态不为零的计数器。

8．寄存器按照功能不同可分为两类 寄存器和 寄存器。 9．一个容量为 16K?4的RAM，则共有 个存储单元， 根地址线， 根数据线。

10. 一个模为24的计数器，能够记录到的最大计数值是 。 三、判断题（对的在题后括号内画√，错的画×，每题1分，共10分）

1： 方波的占空比为0.5。 （ ）

2：逻辑函数表达式的化简结果是唯一的。 （ ） 3：TTL与非门的多余输入端可以接固定高电平。（ ）

4：若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （ ） 5：数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。 （ ） 6：环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ） 7．同步时序电路由组合电路和触发器两部分组成。（ ） 8：ROM和RAM是结构相同但性能不同的存储器。（ ）

9：因为逻辑表达式AB + C = AB + D成立，所以C = D 成立。（ ） 10：逻辑函数的化简是为了使表达式简化而与硬件电路无关。 （ ） 四、计算分析题

1. 计算(10分)

⑴ (30.25) 10 = ( ) 2 = ( ) 16 。

第 2 页 共 6 页

⑵ (A040.51)H=( )B ⑶ (513)D=( )H ⑷ (103.2)H=( )D 2．逻辑函数化简（10分）

⑴Y?(A,B,C)?A(BC?BC)?A(B?C)?ABC?ABC

⑵Y?AC?ABC?BC

⑶Y?AB(BC?A)

⑷Y?(A?B)?(AB)

⑸Y?A?ABC?ABC?CB?CB

第 3 页 共 6 页

3．写出下面逻辑图的最简与或表达式。

图 1

4．分析下图所示电路，说明其功能。（10分）

74161功能表 输 入 输 出 CR LD CT T CTP CP D3 D2 D1 D0 Q3Q2QCO1Q0 0 × × × × × × × × 0000 0 10××↑d3ddd# 21d0 d32d1d0 1111↑×××× 计数 # 110×××××× 保持 # 11×0××××× 保持 0 第 4 页 共 6 页

、1

5．简述题五—1图示电路的逻辑功能，并画出Q0、Q1、Q2随CP脉冲变化的波形。设各触发器的初始状态均为0。（10分）

题五—2图是由74

Q2 Q2 J & F2 K “1” Q1 J F1 K Q0 J F0 K CP

题五—1图

6．根据给定的电路和输入信号波形，作出相应的输出信号稳态波形（5分）

第 5 页 共 6 页

7. MCM6264是8K×8位的SRAM芯片，试用它设计一个16K×16位的存储器系统，画出其逻辑图。

（10分）

8．试用74LVC161设计一个60进制计数器，画出逻辑电路。（10分）

13 W E1 DQ0~DQ7 8 MCM6264 E2 8K×8位 G A0~A12 EP ET LD CP CP Q3 Q2 Q1 Q0 TC 74LVC161 D3 D2 D1 D0 R 题图三-8

第 6 页 共 6 页

本文来源：https://www.bwwdw.com/article/l5ad.html