计算机组成原理第四章部分课后题答案（唐朔飞版）

4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、

EEPROM、CDROM、Flash Memory。 主存：用于存放数据和指令，并能由中央处理器直接随机存取，包括存储器

体M、各种逻辑部件、控制电路等

辅存：辅助存储器，又称为外部存储器（需要通过I/O系统与之交换数据）。

存储容量大、成本低、存取速度慢，以及可以永久地脱机保存信息。主要包括磁表面存储器、软盘存储器、磁带存储设备、光盘存储设备。 Cache：高速缓冲存储器，比主存储器体积小但速度快，用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。 RAM：(Random Access Memory)随机存储器。存储单元的内容可按需随意取

出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。 SRAM：(Static Random Access Memory)它是一种具有静止存取功能的内存，

不需要刷新电路即能保存它内部存储的数据。 DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见

的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以 必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。 （关机就会丢失数据） ROM：只读内存（Read-Only Memory）的简称，是一种只能读出事先所存数

据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。 PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫

One-Time Programmable (OTP)ROM“一次可编程只读存储器”，是一种可以用程序操作的只读内存。最主要特征是只允许数据写入一次，如果数据烧入错误只能报废。 EPROM：(Erasable Programmable ROM，可擦除可编程ROM)芯片可重复擦除

和写入，解决了PROM芯片只能写入一次的弊端。EPROM芯片有一个很明显的特征，在其正面的陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以看到其内部的集成电路，紫外线透过该孔照射内部芯片就可以擦除其内的数据，完成芯片擦除的操作要用到EPROM擦除器。EPROM内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压（VPP=12—24V，随不同的芯片型

号而定）。EPROM的型号是以27开头的，如27C020(8*256K)是一片2M Bits容量的EPROM芯片。EPROM芯片在写入资料后，还要以不透光的贴纸或胶布把窗口封住，以免受到周围的紫外线照射而使资料受损。 EPROM芯片在空白状态时（用紫外光线擦除后），内部的每一个存储单元的数据都为1（高电平）。

EEPROM：(Electrically Erasable Programmable Read-Only Memory)，电可擦可编程只读存储器--一种掉电后数据不丢失的存储芯片。 EEPROM 可以在电脑上或专用设备上擦除已有信息，重新编程。一般用在即插即用。 CDROM：(Compact Disc Read-Only Memory)即只读光盘，是一种在电脑上使

用的光碟。这种光碟只能写入数据一次，信息将永久保存在光碟上，使用时通过光碟驱动器读出信息。CD的格式最初是为音乐的存储和回放设计的，1985年，由SONY和飞利浦制定的黄皮书标准使得这种格式能够适应各种二进制数据。有些CD-ROM既存储音乐，又存储计算机数据，这种CD-ROM的音乐能够被CD播放器播放，计算机数据只能被计算机处理。 Flash Memory：闪存是一种长寿命的非易失性（在断电情况下仍能保持所存

储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位（注意：NOR Flash 为字节存储。），区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器（EEPROM）的变种，闪存与EEPROM不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本输入输出程序）、PDA（个人数字助理）、数码相机中保存资料等。

4.3 存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何

管理这些层次？ CPU的内部

第一层：通用寄存器堆 第二层：指令与数据缓冲栈 第三层：高速缓冲存储器 第四层：主储存器（DRAM）

第五层：联机外部储存器（硬磁盘机）

第六层：脱机外部储存器（磁带、光盘存储器等）

这就是存储器的层次结构， 主要体现在访问速度

1、设置多个存储器并且使他们并行工作。本质：增添瓶颈部件数目，使它们并行工作，从而减缓固定瓶颈。 2、 采用多级存储系统，特别是Cache技术，这是一种减轻存储器带宽对系统

性能影响的最佳结构方案。本质：把瓶颈部件分为多个流水线部件，加大操作时间的重叠、提高速度，从而减缓固定瓶颈。 3、在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加

CPU中寄存器的数量，也可大大缓解对存储器的压力。本质：缓冲技术，用于减缓暂时性瓶颈。

4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，

则存储器的带宽是多少？ 存储器的带宽：存储器带宽：单位时间里存储器所存取的信息量体现数据传

输速率技术指标（位/秒，字节/秒）存储器的带宽决定了以存储器为中心的机器获取信息的传输速度，它是改善机器瓶颈的一的关键因素。 存储器的带宽 = 32bit / 200ns = 160Mbit/s

4.7 一个容量为16K * 32位的存储器，其地址线和数据线的总和为多少？选用下

列不同规格的存储芯片时，各需要多少片？ 1K * 4位，2K * 8位，4K * 4位，16K * 1位，4K * 8位，8K * 8位 地址线和数据线的总和 = 14根 + 32根 = 46根

各需要128片，32片，32片，32片，32片，16片，8片

4.12 画出用1024 * 4位的存储芯片组成一个容量为64K * 8位的存储器逻辑框图。

要求将64K分成4个页面，每个页面分16组，共需要多少片存储芯片？ 总片数 = 64K * 8位 / 1024 * 4位 = 128片

页面容量 = 64K * 8位 / 4 = 16K * 8位，4片16K * 8位串联成64K * 8位 页内片数 = 16K * 8位 / 1024 * 4位 = 32片

组容量 = 16K * 8位 / 16 = 1K * 8位，16片1K * 8位串联成16K * 8位

组内片数=1K * 8位/1024*4位=2片，两片1024 * 4位芯片并联成1K * 8位 1K * 4位 1K * 4位 1K * 4位 1K * 4位 32片 32片 32片 32片

4.15 设CPU共有16根地址线，8根数据线，并用MREQ(低电平有效)作访存控

制信号，R/W作读/写命令信号（高电平为读，低电平为写）。现有这些存储芯片：ROM(2K * 8位，4K * 4位，8K * 8位)，RAM(1K * 4位，2K * 8位，4K * 8位)及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下： (1)最小4K地址为系统程序区，4096~16383地址范围为用户程序区 (2)指出选用的存储芯片的类型和数量 (3)详细画出片选逻辑 解：(1)地址空间分配 系统程序区(4K * 8位)

A15 …… A12 ... A9 A8 …… A5 A4 A3 A2 A1 A0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 用户程序区(12K * 8位)

0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 (2)选择存储芯片

选择4K * 4位的ROM芯片两片，位并联

选择4K * 8位的RAM芯片3片，字串联（RAM1选址范围为1000H~1FFFH，RAM2选址范围为2000H~2FFFH，RAM3选址范围为3000H~3FFFH） (3)

MREQG1G2AY7Y3Y2A15A14A13A12A11A0G2BABC74138Y1Y0......ROM1OE...ROM2OE...RAM1...CS...CSCPUD0D3D4D7R/WPD/PROGRAM2RAM3...............CS......

4.28 设主存容量256K字，Cache容量2K字，块长4. (1)设计Cache地址格式，Cache中可装入多少块数据？ (2) 在直接映射方式下，设计主存地址格式

(3)在四组路相映射方式下，设计主存地址格式 (4)在全相映射方式下，设计主存地址格式

(5)若存储字长为32位，存储器按字节寻址，写出上述三种映射存的主存的地址格式 解：(1)cache地址长度为11位，块内地址长度为2位，主存地址位数为18

位。

9位 2位 缓存块号 Cache可装入2^9 = 512个块 (2)直接映射方式

7位 9位 2位 标记

(3)四路组相连

9位 7位 2位 标记 (4)全相连

16位 2位 标记

(5)直接映射方式

7位 9位 4位 标记 四路组相连

9位 7位 4位 标记 全相连

16位 4位 标记

块内地址 组地址 块内地址 缓存块号 块内地址 块内地址 组地址 块内地址 缓存块号 块内地址 块内地址 4.29 假设CPU执行某段程序时共访问Cache4800次，访问主存200次，已知Cache

的存期周期是30ns，贮存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平局访问时间和效率，问该系统的性能提高了多少？ 解：命中率 h = 4800 / (4800 + 200) = 96%

平均访问时间 ta = 0.96 * 30 + 0.04 * 150 = 34.8ns 效率 e = tc / ta = 30 / 34.8 = 86.2% 性能提高倍数 150 / 34.8 – 1 = 3.3

本文来源：https://www.bwwdw.com/article/l4rt.html