数字电路复习资料

第一部分：基本要求和基本概念

第一章 半导体器件的基本知识 一，基本要求

1， 了解半导体PN结的形成及特性，了解半导体二极管的开关特性及钳位作用。

2，了解半导体三极管的输入特性和输出特性，熟悉半导体三极管共发射极电路的三个工作区的条件及特点，掌握三极管开关电路分析的基本方法。

3，了解绝缘栅场效应管（MOS）的结构、符号、工作原理及特性。 二，基本概念

1，按导电率可以把材料分为导体、绝缘体和半导体。 2，半导体中有空穴和自由电子两种载流子。 3，纯净半导体称为本征半导体。

4，P型半导体中的多数载流子是空穴；少数载流子是自由电子。 5，N型半导体中的多数载流子是自由电子；少数载流子是空穴。 6，PN结是一个二极管，它具有单项导电性。 7，二极管电容由结电容和扩散电容构成。

8，二极管的截止条件是VD＜0.5V，导通条件是VD≥0.7V。

9，三极管的截止条件是VBE＜0.5V，截止的特点是Ib=Ic≈0；饱和条件是 Ib≥（EC-Vces）/（β·RC），饱和的特点是VBE≈0.7V，VCE=VCES≤0.3V。

第二章 门电路 一，基本要求

1，熟悉分立元件“与”“或”“非”“与非”“或非”门电路的工作原理、逻辑符号和功能。 2，熟悉TTL集成与非门的结构、工作原理及外部特性，熟悉OC门三态门和异或门的功能及主要用途，掌握各种门电路输出波形的画法。

2，熟悉PMOS门NMOS门和CMOS门的结构和工作原理，熟悉CMOS门的外部特性及主要特点，掌握MOS门电路的逻辑功能的分析方法。 二，基本概念

1，门是实现一些基本逻辑关系的电路。

2，三种基本逻辑是与、或、非。 3，与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；非门是实现非逻辑关系的电路。

4，按集成度可以把集成电路分为小规模（SSI）中规模（MSI）大规模（LSI）和超大规模（VLSI）集成电路。

5，仅有一种载流子参与导电的器件叫单极型器件；有两种载流子参与导电的器件叫双极型器件。单极型集成电路主要有PMOS、NMOS和CMOS器件；双极型集成电路主要有TTL、HTL、ECL和IIL器件。

6，TTL门电路的低电平噪声容限为VNL=VOFF-VIL；高电平噪声容限为 VNH=VIH-VON。

7，直接把两个门的输出连在一起实现“与”逻辑关系的接法叫线与；集电极开路门可以

1

实现线与；普通TTL门不能实现线与。

8，三态输出门的输出端可以出现高电平、底电平和高阻三种状态。

9，三态门 的主要用途是可以实现用一条导线（总线）轮流传送几个不同的数据或控制信号。

10，用工作速度来评价集成电路，速度快的集成电路依次为ECL→TTL→CMOS。 11，用抗干扰能力来评价集成电路，抗干扰强的集成电路依次为CMOS→TTL→ECL。 12，CMOS门电路的输入阻抗很高，所以静态功耗很小，但由于存在输入电容，所以随着输入信号频率的增加，功耗也会增加。 第三章 逻辑代数基础 一，基本要求

1，熟悉逻辑代数的基本运算、基本公式和常用公式，掌握逻辑函数的表示方法—真值表、逻辑函数表达式、卡诺图和逻辑图。

公式简化时常用的的基本公式和常用公式有（要记住）： 1）A?BC??A?B??A?C?

2）AB?A?B A?B?A?B (德.摩根定律） 3）A?AB?A?B

4）AB?AB?BC?AB?AB

5）AB?AB?AB?AB AB?AB?AB?AB

2，掌握逻辑函数的公式简化法和卡诺图简化法，掌握具有约束的逻辑函数的化简方法。 二，基本概念

1，逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。

2，逻辑变量和函数只有0和1两种取值，而且它们只是表示两种不同的逻辑状态。 3，逻辑代数只有“与”“或”“非”三种基本逻辑运算。

4，描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。

5，用与、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫函数表达式。 6，逻辑函数表达式的标准形式有标准与或式即最小项表达式和标准或与式即最大项表达式。

7，逻辑函数的简化方法有代数法即公式法和图形法即卡诺图法。

8，最简与或式是指乘积项数最少，乘积项中的变量个数最少的与或式。 9，约束项是不会出现的变量取值组合，其值总是等于0。

10，约束条件是由约束项加起来构成的逻辑表达式，是一个值恒为0的条件等式。

第四章 组合逻辑电路 一，基本要求

2

1，了解组合逻辑电路的特点，掌握组合逻辑电路的分析方法和设计方法。

2，熟悉编码器、译码器、比较器、全加器、多路选择器等数字集成电路的功能和用途，重点掌握全加器电路的分析和设计。

3，掌握译码器和多路选择器的扩展方法及用它们实现组合逻辑电路的方法。

4，了解只读存储器（ROM）和可编程逻辑阵列（PLA）的结构，工作原理及用途。 二，基本概念

1，按逻辑功能的特点，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

2，组合逻辑电路的特点是任何时刻输出信号的稳态值仅决定于该时刻各个输入信号取值组合。

3，用文字、符号或者数码表示特定对象的过程，叫做编码。

4，用二进制代码表示有关对象的过程叫二进制编码； n位二进制编码器有2n个输入，有n个输出。

5，将十进制数的十个数字编成二进制代码的过程叫二—十进制编码，简称为BCD编码。 6，在几个信号同时输入时，只对优先级别最高的进行编码叫优先编码。

7，把代码的特定含义“翻译”出来的过程叫译码；n位二进制译码器有n个输入，有2n个输出，工作时译码器只有一个输出有效。 8，两个一位二进制数相加叫做半加。两个同位的加和来自底位的进位三者相加叫做全加。 9，从若干输入数据中选择一路作为输出叫多路选择器。

10，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫竞争冒险。

第五章 触发器 一，基本要求 1，熟悉触发器的结构特点及主要用途，熟悉基本RS触发器、钟控RS触发器、D触发器、JK触发器、T触发器、T’触发器的基本结构和基本功能，掌握触发器时序图的画法。 2，熟悉主从JK触发器、维持阻塞和边沿JK触发器等集成触发器时钟特性，了解触发器的转换方法，了解触发器的主要技术指标。 二，基本概念

1，具有两个稳定状态并能接收、保持和输出送来的信号的电路叫触发器。

2，一级触发器可以记忆一位二进制信息，一位二进制信息有0和1两种状态。 3，主从结构的触发器主要用来解决直接控制问题。

4，集成触发器有主从结构、边沿结构和维持阻塞三种结构。

5，触发器功能的表示方法有特性表、特性方程、状态图和时序图。

6，主从结构的JK触发器存在一次变化问题。

第六章 时序逻辑电路 一，基本要求

1，了解时序逻辑电路的结构和特点，掌握时序逻辑电路的分析方法。

2，熟悉计数器的分类，掌握计数器的分析方法，熟悉常用集成计数器的功能和使用方法。 3，熟悉寄存器和移存器的结构、工作原理和主要用途。 4，了解顺序脉冲发生器电路的结构和工作原理。

3

5，了解随机存储器（RAM）的结构、工作原理及主要用途。

6，了解一般同步时序电路的设计方法，掌握同步计数器电路的设计方法。 二，基本概念

1，任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路原来状态有关的电路叫时序逻辑电路。

2，时序逻辑电路由组合逻辑电路和存储电路两部分组成。

3，时序逻辑电路的功能表示方法有逻辑方程式、状态表、状态图和时序图。

4，时序逻辑电路按触发器时钟端的连接方式不同可以分为同步时序逻辑电路和异步时序逻辑电路两类。

5，用来暂时存放数据和指令的器件叫寄存器。

6，N级环形计数器的计数长度是N；N级扭环形计数器的计数长度是2×N；N级最大长度移存型计数器的计数长度是2n-1。

7，随机存储器（RAM）的典型结构包括地址译码器、存储矩阵和读写控制器。

第八章 脉冲波形的产生和整形 一，基本要求

1，了解TTL与非门震荡器、RC环行振荡器和石英晶体振荡器的电路结构、工作原理和主要技术参数。

2，解TTL和CMOS施密特触发器的电路结构、工作原理和主要技术参数。 3，了解TTL和CMOS单稳态触发器的电路结构、工作原理和主要技术参数。

4，熟悉555集成定时器的电路结构和工作原理，掌握用555定时器构成多谐振荡器、施密特触发器和单稳态触发器电路的方法及其主要技术参数的估算方法。 二，基本概念

1，脉冲电路主要有多谐振荡器、施密特触发器和单稳态触发器。

2，多谐振荡器是脉冲产生电路；施密特触发器和单稳态触发器是脉冲整形电路。 3，石英晶体多谐振荡器可以产生频率稳定度很高的时钟脉冲。 4，施密特触发器的回差的功能是抗干扰。 5，单稳态触发器具有一个稳态和一个暂稳态。

第八章 数模和模数转换 一，基本要求

1，了解D/A转换器的结构、工作原理和主要技术指标。 2，了解A/D转换器的结构、工作原理和主要技术指标。 3，了解D/A和A/D的主要应用。 二，基本概念

1，数模转换电路是由数码寄存器、电子开关、电阻网路和求和电路构成。 2，常用的数模转换电路是T型转换电路。

3，D/A和A/D转换器的主要技术指标是转换精度和转换速度。 4，D/A转换器的分辨率是1/（2n-1），n是输入信号的有效位数。 5，A/D转换器电路是由取样保持电路、量化和编码电路构成。

4

6，取样保持定理是fS≥fimax，式中fS是取样频率，fimax是输入信号的最大频率。 7，A/D转换器电路的分解度是1/（2n），n是输出信号的有效位数。 8，常用的A/D转换电路是逐次逼近型A/D转换器。

第二部分 复习题

一、填空题：

1、二极管的正向接法是电源的正极接 负极接 。 2、数字电路中的晶体三极管常工作在 状态。 3、三极管的截止条件是 ，截止时特点是 。 4、三极管的饱和条件是 ，饱和时特点是 。 5、逻辑电路中最基本的门电路有 、 、 。 6、

写出左图逻辑电路的输出表达式。 VCC F= 。 A B F

7、分别画出下列各门电路的逻辑符号：

与门 或门 非门 与非门

或非门 OC门 三态门 异或门 8、TTL与非门的两个状态通常称为“关态”和“开态”，当输入有一为低电平时，对应的是 态；当输入全为高电平时对应的是 态。

9、TTL与非门的额定高电平VOH 伏，额定低电平VOL 伏。（设电源电压EC=+5V）

10、正逻辑的与门是负逻辑的 ；正逻辑或门是负逻辑的 。 11、正逻辑的或非门是负逻辑的 ；正逻辑的与非门是负逻辑的 。 12、在TTL三态门、OC门、与非门|异或门和或非门电路中，能实现“线与”逻辑功能的门为 ，能实现总线系统的门为 。

13、TTL与非门的关门电平为0.7V，开门电平为1.9V，当其输入低电平为0.4V，高电平为3.2V时，其低电平输入噪声容限VNL为 ，输入高电平噪声容限为 。

14、如果某TTL与非门的输入低电平噪声容量VNL=0.7V，输出低电平VOL=0.2V，那么它的关门电平VOFF为 。

5

15、对于或非门，只要有一个输入为高电平，则输出就为 电平，所以对或非门多余输入端的处理不能接 电平。

16、TTL与非门中，多余输入端的处理办法是 。

17、对于TTL与非门，只要有一个输入为低电平，则输出就为 电平，所以对与非门多余输入端的处理不能接 电平。

18、NMCS门电路中，负载管跨导 工作管跨导 。 19、在TTL类电路中。输入端悬空等效于 电平。

20、一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路 功耗比CMOS门电路的 。

21、所谓三态门，其输出有 状态， 状态和 状态。 22、CMOS类门中，对未使用的输入端应当 或者 ，而不允许 。 23、CMOS场效管工作于饱和区时，由于 ，从而抵消了漏极电压增加的影响，使漏极电流基本不变。

24、CMOS门的标称高电平VOH= 伏，标称低电平VOL= 伏。（电源Ebb=+5伏）。 25、写出左图所示的NMOS逻辑电路的输出函数表达式

+Ec F= 。

F

A B 26、在P型半导体中，主要靠 导电，在N型半导体中，主要靠 导电。

27、所谓MOS管的开启电压，即是开始形成导电沟道所需要的 。 28、

左图开关电路中，设元件参数能满足可靠地饱和与截止的

+V 要求，则其逻辑表达式F= 。

F

A

B C 29、MOS管的饱和区与非饱和区的界线满

足 。

30、十进制数（65）10=（ ）2=（ ）8=（ ）16。 31、把十六进制数5FE转换成二进制数为 。

32、二进制数1101011.011转换为十进制数为 ，十六进制数为 ，8421BCD码为 。

33、任意两个最小项之积恒为 ，全体最小项之和恒为 。 34、逻辑函数F的卡诺图若全为1格，对应F= 。

35、通常逻辑函数的表示方法有 、 、 和 四种。

6

36、逻辑函数F?AB?CD，其反函数F = ，其对偶式F*= 。 37、（100101010011）8421BCD表示十进制数 。 38、函数F?[(A?B?C)D?E]B的反函数F= 。 39、若逻辑函数F?A?B?C?D?E，则其反函数F= 。 40、若逻辑函数F=A+BC，则其或与形式是 。

41、若XF?XG?1，则有F= ，G= 。 42、函数F=AB+BC+AC的反函数F的与或表达式为 。 43、函数F?AB?AC?CD?ADE的最简与或式为 。 44、函数F?AB?BC?AC的最简与或式为 。

45、在不完全描述（或带约速项）的逻辑函数中，约束项是对输入的 ，是指 ，相应于这些约束项，函数取值为 。 46、在存在约束项的逻辑函数中，约束项是指 ，在与或标准型中有利于化简逻辑函数时，相应项可以视为 ；在或与标准型中，在有利于化简时，相应项可视为 。 47、分别写出下列门电路的输出函数表达式。

（1） F1= （2） F2= A B C A B 100Ω （3） F3= （4） F4= A C B A VDD

48、组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。

49、将本位的两个数和来自低位的进位数三者相加，这种加法运算称为 。

50、在一系列异或逻辑运算中，当输入码中的1的个数为 数个时，其输出为1。

7

51、一个二进制编码器若需要对12个输入信号进行编码，则要采用 位二进制代码。

52、三变量输入译码器，其译码输出信号最多应有 个。

53、用二进制表示有关对象（信号）的过程叫 。一位二进制代码可以表示 信号。

54、若用一个四——十六线的译码器（高电平输出有效）实现函数F(A,B,C,D)=?m（3,5,7,9,11,13）的表达式是F(A,B,C,D)= .。 55、多路选择器的基本功能是从若干路 数据中选择一路作为 。 56、多路选择器的功能是 。

57、一个二——十进制译码器规定为输出低有效，则当输入8421BCD码为0110时，其输出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0= 。 58、列出半加器的真值表：

59、全加器与半器的区别是 。

60、固定ROM主要由地址译码器、 和输出电路三部分组成。

61、二——十进制译码器为输出高电平有效，当输入DCBA为0110时，输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9的值为 。

62、按照电路组成和逻辑功能的不同，数字逻辑电路可分为： 和 两大类。

63、ROM和LPA在结构上都有一个 阵列和一个 阵列。 64、ROM和PLA在结构上的区别，主要是ROM的与阵列 编程；而PLA的与阵列 编程。

65、一片4K?8的ROM的存贮器有 个字，字长为 位，有 个片选端和 根地址线。

66、由与非门构成的基本RS触发器约束条件是 。 67、试填写JK触发器特性表（下左）中的Qn+1。 68、试填写RS触发器特性表（下右）中的Qn+1。

Qn J K Qn+1 Qn RD SD Qn+1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 69、主从RS触发器从根本上解决了基本RS触发器的 问题。 70、边沿JK触发器解决了主从JK触发器的 问题。

71、根据在CP控制下，逻辑功能的不同，常把时钟触发器分为 、 、 、 、 五种类型。

8

72、JK触发器的特性方程为 。 73、既克服了“空翻”现象，又无“一次翻转”问题的集成触发器常用的有 和 两种。

74、维持阻塞D触发器是在CP 触发，其特性方程为 。 75、主从JK-FF克服了钟控电平触发器的 毛病，但存在有 问题。 76、同步式时钟触发器是高电平触发方式，它存在 毛病。

77、主从型触发器的一次变化问题是指在CP=1期间，主触发器可能且仅能 而带来的问题。

78、所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的 有关。

79、在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用 。 80、三级触发器若构成环型计数器，其模值为 ，若构成扭环型计数器，则其模值为 。

81、由四个触发器构成的寄存器可以存入 位二进制代码。 82、八级触发器构成的二进制计数器模值为 。

83、一般地，相应的同步计数器比异步计数器的结构 ，工作速度 。 84、已知一个十进制加法计数器的状态转换图如下，由图可知它是采用 编码的计数器。

0000000100100011011011101011101010011000

85、移位寄存器的功能是 。

86、按计数器中各触发器状态更新的情况不同，可将计数分为 ， 两种类型。

87、RAM的三个组成部分是指 、 、 。

88、在由多片RAM组成的系统中，如果要使某片工作，则该片的 信号应处于有效状态。

89、由四个触发器构成计数器，它的计数状态最多为 个。

90、一个4K?8的RAM，有 个8位字长的存储器，有 根地址线和 根数据线。

91、若需要将缓慢变化的三角波信号转换成矩形波，则采用 电路。 92、对于微分型单稳态电路，正常工作时其输入脉冲宽度应 输出脉冲宽 度。 93、将CH755的TH端和TRIG端连接起来即可构成 。 94、对于由于TTL与非门构成的RC环形振荡器，R的取值一般应 ，否

9

则电路将不能正常工作。

95、单稳态触发器有一个 态和一个 态。 96、石英晶体多谐振荡器的振频率仅决定于晶体本身的 ，而与电路中 的数值无关。 97、欲把输入的正弦波信号转换成同频的矩形波信号，可采用 电路。 98、常用脉冲整形电路有 和 两种。 99、施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。 100、一个倒T网络的10位D/A变换器，VREF=+5伏，Rf=2R，则当D=（0101010100）时，对应的输出电压Vo= 。

101、一个10位D/A转换器的每个量化阶梯表示0.025伏电压，则它最大能表示 伏电压。

102、一个8位D/A转换器，当输入为100000001时输出电压为5伏，则输入为01010000时，输出电压为 伏。

103、T型电阻D/A转换器的转换速度比倒置T型电阻D/A转换器的 。 104、以输出二进制代码的位数表示分解度的好坏，位数越多，说明量化误差 ，转换精度 。

105、若一个8位A/D转换器，其Vref=－10伏，则当输入3.75伏时，结果（二进码）为 ，当输入为2.5伏时，结果又为 。

106、一般的A/D转换过程是通过 、 、 和 来完成的。

107、若一个14位D/A变换器的满刻度输出电压为Vomax=10伏，当输入D=（10111010101111）2时，输出电压为 伏。

108、逐次浙近型A/D转换器由 、 、 逐次渐近寄存器与控制逻辑，以及时钟信号等组成。

10

《数字电路》复习题

一、填空题答案

1 二极管正极 二极管负极 2 饱和 截止

3 VBE<0.5V, IC=0, Ib=0

4 Ib>Ibs Vces≤0.3V,VBE≈0.7V 5 与门，或门，非门

6 AB

7

++?

8 关 开

9 3.0 0.35 10 或门 与门

11 与非门 或非门 12 OC门 三态门 13 0.3V 1.3V

14 0.9V

15 低 高

16 接正电源或与使用端并接 17 高 低 18 远远小于 19 高

20 小 大

21 高电平 低电平 高阻 22

与使用端连接 接适当电

30 1000001 101 41 31 0101 1111 1110 32 107.375 6B.6

0001 0000 0111.0011 0111 0101 33 0 1 34 1

35 表达式、真值表、卡诺图、逻辑图

36 (A?B)(C?D)(A?B)(C?D)37 953 38

[(A?B)C?D]?E?B

39 A?B?C?D?E

40 （A+B）（A+C） 41 1 1

42 AB?BC?AC 43 AB?AC?CD 44 B?C

45 补充 不会出现的变量取值 组合 零

46 不会出现的变量取值组合 1 0

47 F1?ABF2?A?B

F3?AC?BCF4?A

48 输入 49 全加运算 50

奇

11

平 悬空 23 沟道夹断 24 +5 0

25 AB

26 空穴 电子 27 栅源电压VGS

28 A?BC

29 VDS=VGS-VT

57 1110111111 58 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

59 全加器多一位进位位 （即三个输入端） 60 存储矩阵 61 0000001000

62 组合逻辑电路 时序逻辑电路 63 与门 或门 64 不可 可

65 4096 8 1 12 66 R+S=1

67 Qn+1 68 Qn+1 0 0 0 1 1 0

1 x（不定） 1 1 0 1 1 0

0 x（不定）69 直接控制 70 一次变化 71

RS、T、T’、D、JK

51 四 52 8

53 编码 2个

54 M3+ m5+ m7+ m9+ m11+ m13 =Y3+ Y5+ Y7+ Y9+ Y11+ Y13 55 输入 输出

56 从多路输入中选择一路作为输出 84 5221

85 在CP作用下，所在内容逐位右移或左移86 同步计数器 异步计数器 87 地址译码器 存储矩阵 读写控制电路 88 片选 89 16

90 4096 12 8 91 施密特触发器 92 小于

93 施密特触发器 94 小于Roff 95 稳 暂稳 96 谐振频率 RC 97 施密特触发器

98 施密特触发器 单稳态触发器 99 2 0 100 3.3 101 25. 575 102 3.125 103 慢

104 愈小 越高

105 01100000 0100 0000 106 采样 保持 量化 编码 107 7.295 108

比较器

12

72

Qn?1?JQ?KQn

n D/A转换器

73 维持阻塞D触发器 参改电源 边沿JK触发器 74 上升沿 Qn+1=D 75 空翻 一次变化 76 空翻 77 一次变化 78 输入 原来状态 79 同步计数器 80 3 6 81 四 82 256 83 复杂 快

二、单项选择题（每题只有一个正确答案，请把答案的标号填入相应的括号中） 1、硅二极管导通和截止的条件是（ ）

①VD>0.7V, VD<0.5V; ②VD>0.5V, VD<0.7V; ③VD>0.7V, VD<0.7V; ④VD>0.5V, VD<0.5V。

2、用电位关系描述双极型三极管的开关工作时的三种状态，正确的是（ ） ①截止区：UBE<0V，放大区：UBC>0V,饱和区：UBC>0V且UBC>0V; ②截止区：UbeVT且Ube<0V；饱和区：Ubc<0V ③截止区：Ube<0V，放大区：Ube>0.6v,饱和区：UCE≤0.3V;

④截止区：Ube<0V;Ube<0V;放大区：Ube=0.6V，饱和区：Ubc>VTE且Vbc>0V 3、如果晶体三极管的（ ），则该管工作于饱和区。

①发射结正偏，集电结反偏； ②发射结正偏，集电结正偏； ③发射结反偏，集电结正偏； ④发射结反偏，集电结反偏。 4、半导体中，有两种截流子，分别是（ ）

①原子和中子； ②电子和空穴； ③电子和质子； ④电子和离子。

5、图示反相器电路欲加深三极管T的饱和深度，在其它条件不变的情况下，可采取 +Ece （ ）的措施。 EC ①增大R2； ②减少RC； RC R1 ③减少Ece； ④增大T的?。 R2 V0 T V1 R3

－Eb 13

6、二级管门电路如图所示，输出和输入之间的正逻辑关系为（ ）。

①与逻辑； A ②或逻辑； B ③与非 ④或非。 C

EO=－12V 7、采 用正逻辑的输入与门的真值表为（ ）。

①A B Z ②A B Z ③A B Z

④A B Z

0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 8、如下图的TTL与非门中，T1的主要作用是（ ）。

①倒相；

VCC ②逻辑乘； ③提高带负载能力； T1 ④提高抗干扰能力。 A B VO C 9、欲将二输入端的与非门、异或门、或非门作 非门使用，其多余输入端的接法可依次是（ ）。

①挂高、挂高、零电位； ②挂高、零电位，零电位； ③挂高、挂高、挂高 ④零电位，零电位，零电位。 10、对同一组合逻辑电路，分别使用正逻辑和负逻辑，其表达式（ ） ①互为反函数； ②互为对偶式； ③相等； ④答案都不正确。 11、为实现F?AB?CD，下列电路接法正确的是（ ）。

14

① ② +5V A A R F F B B C C D D ③ ④ +5V A A R F F B B C C D D

12、扇出系数（NO）是指逻辑门电路（ ）。 ①输出电压与输入电压之间的关系数；

②输出电压与输入电流之间的关系数； ③输出端能带同类门的个数； ④输入端数。

13、下列门电路工作速度最快的一种是（ ）。

①TTL ； ②CMOS ； ③NMOS ； ④PMOS ；

14、TTL与非门三输入端A，B，C，在A端接一电阻到地，要实现F?BC，RA的取值 应（ ）。

①小于700Ω； ②大于2KΩ； ③小于2KΩ； ④可值任意值。 15、为实现数据传输的总线结构，要选用（ ）门电路。

①或非； ②OC； ③三态； ④与或非。 16、同或逻辑Z对应的逻辑图是（ ）。

① ② A A Z + Z B B ③ ④ A A Z + Z B B 17、输出端可直接连在一起实现“线与”逻辑功能的门电路是（ ）。

①与非门； ②或非门； ③OC门； ④三态门。

15

18、对TTL与非门多余输入端的处理，不能将它门（ ）。

①与有用输入端连在一起； ②悬空； ③接正电源； ④接地。

19、为实现如下图的TTL电路输出端所表示的功能，则其中（ ）是不正确接连。 ① ② A A B + B F?A?B F?AB 100Ω 5kΩ ③ ④ A A B VCC + CF?AB?CD+ F?A D VCC

20、TTL与非门的关门电平0.7V，开门电平为1.9V，当其输入低电平为0.4V，输入高电平为3.2V时，其低电平噪声容限为（ ）

①1.2V； ②1.2V； ③0.3V； ④1.5V。

21、如图电路是（ ）。

+VDD ①CMOS或非门； ②CMOS与非门； ③NMOS与非门； ④NMOS或非门； F

A B 22、所谓三极管工作在倒置状态，是指三极管（ ）。 ①发射结正偏，集电结反偏； ②发射结正偏，集电结正偏； ③发射结反偏，集电结正偏； ④发射结反偏，集电结反偏。

23、TTL与非门的关门电平为0.7V，开门电平为1.9V，当其输入低电平为0.4V,输入高电平为3.2V时，其输入高电平噪声容限为（ ）。

①1.1V； ②1.3V； ③1.2V； ④1.5V。

24、两输入变量A，B的逻辑门，根据输出波形F，应该属于（ ）。

①与非门； A ②或非门； ③同或门；

B F 16

④与门。

25、下列电路完成的逻辑功能是（ ）。

F A B C①F?A?BC ②F?ABC ③F?ABC

④A?ABC

26、下图电路实现的逻辑功能是（ ）。 F +Ec ①F?C(A?B)； ②F?C?AB； ③F?CAB；

A B C

④F?C(A?B)。

27、函数F?AB?AC?BC?CD?D的最简与或式为（ ）。

①1； ②0； ③AB； ④AB?D 28、函数F=AB+BC+AC与P?AB?BC?AC（ ）。

①相等； ②互为反函数；

③互为对偶式； ④答案都不正确。

29、逻辑函数F?A?BC(A?B)，当ABC的取值为（ ）时，F=1。

①000； ②011； ③101； ④111。

30、函数F?(A?B)C?ABC?ABC的最简与或式为（ ）。

①0； ②AB?AB ③ABC； ④C

31、函数F?ABC?A?B?C的最简与或表达式为（ ）。

①1； ②ABC； ③A+B+C；④ABC

17

32、函数F?ABC?AB?AC的最简与非实现是（ ）。

①F?ABC?AB?AC； ②F?ABC?AB?AC； ③F?ABC?AB?AC； ④F?ABAC?AB?ACC。 33、函数F?AB?CD?ABD的或与式是（ ）。

①F(A?B)(C?D)(A?B?D)； ②F=(B+C)(B+D)(A+D);

③F?(A?B)(C?D)(A?B?D)； ④F?(B?C)(A?B?D)(A?C?D) 34、函数F(A,B,C,D)??m（ ）。 (0,1,2,3,6,8,13,15)??d(10)的简化与或表达式是

①F?AB?BD?ABD?ACD； ②F?AB?ACD?ABD?BCD； ③F?AB?ABD?ABD?ACD； ④F?AB?ABD?BCD?ACD?BCD 35、函数F(A.B.C)??M。 (0,1,2,4,6)?d(7)的最简或与表达式是（ ）

①F?(B?C)(B?C)(A?B)； ②F?BC?AC?BC； ③F?(B?C)(B?C)C； ④F=C（A+B）

36、函数F=?m(3,4,5,7,9,13,14,15)+?d(1,10,11)的最简与或式为（ ）。

①D=D+AC； ②D?ABC?ABC； ③D?AC?ABC； ④D?ABC。 37、A?B与A?B（ ）。

①互为反函数； ②互为对偶式； ③相等； ④答案都不正确。 38、逻辑函数F?A(B?C)?DE的反函数为（ ）。

①(A?BC)D?E； ②(A?BC)D?E； ③A?BC?D?E； ④(A?BC)DE。 39、逻辑函数F?AB?AC?BC的最简与或式是（ ）。

18

①AB+C； ②AB； ③A+C； ④AC?BC。

40、能使逻辑函数F?(A?B?C)(A?B?C)(A?B?C)为零的变量（顺序ABC）组合是（ ）。

①011，110，101 ②010，001，100 ③110，101，011 ④110，101，111 41、函数F?AB?BC?AC与P?AB?BC?AC（ ）。

①互为反函数 ②互为对偶式

③相等 ④答案均不正确

42、函数F(A,B,C,D)=?m(0,1,2,4,5,10)+?d(8,9,12,13,14,15)的最简与或表达式为（ ）。

①C?AB?BD ②AC?BCD ③AB?AC ④C?BD

43、将具有约束条件AB?AD?0的逻辑函数F=?m(0,2,3,4,6,7,9)化为最简与或式结果应为（ ）。

①AB?AC?CD ②AC?AD?C ③AC?AC?D ④AC?AB?CD 44、下列函数中（ ）式是函数Z?AB?AC的最小项表达式。

①Z?ABC?ABC?ABC ②Z?ABC?ABC?ABC ③Z?AB?BC?AC ④Z?ABC?ABC?ABC 45、函数F?A?B?B?C?C?A是最简（ ）表达式。 ①或与 ②与或非 ③与非与非 ④或非或非 46、函数F=（A+AB+ABC）·（A+B+C）的最简与或式是（ ）。

①A+B+C ②A ③ABC ④B 47、函数F?AB?BC?CA与P?AB?BC?CA（ ）。

①相等 ②互为反函数 ③互为对偶式 ④答案都不对 48、函数F?(A?B)C?ABC?ABC的最简与或式为（ ）。

①AC ②BC ③BC ④ C

19

49、函数F?A?B?C与P?A?B?C（ ）。

①相等 ②互为反函数 ③互为对偶式 ④答案都不对

50、函数F?ABCD?ABD?BCD?ABC?BD?BC的最简与或式为（ ）。 ①ABC ②ABD ③BD ④B

51、函数F=?m（5,6,7,8,9）+?d(10,11,12,13,14,15)的最简与或式为（ ）。

①ABC?ABD?ABC ②A+B ③A+BC+BD ④A 52、函数F??M。 (0,1,2,4)??d(6)的最简与或式是（ ）

①F?C?AB ②F=AC+BC ③F=AC+BC+AB ④F?C(A?B) 53、下列电路完成的或非逻辑运算是（ ）

①F?ABC ②F?A?B?C ③F?A?B?C ④F?C?(A?B) 54、逻辑函数F?AB?AB的最简与非实现的表达式是（ ）。

①F?AB?AB ②F?AB?AB ③F?AB?AB ④F?AAB?BAB 55、能使逻辑函数F=A?B?C?D均为1的输入变量组合是（ ）。

①1101，0001，0100，1000 ②1100，1110，1010，1011 ③1110，0110，0111，1111 ④1111，1001，1010，0000 56、函数F=?m(0,2,4,5,6,7,8,10,12,14)+?d(11)的最简与或式是（ ）。

①F?AB?CD?CD?ABC ②F?AB?D ③F?CD?CD?AB ④F?D?ABD

57、十进制数151.375转换成二进制数时为（ ）。

①10010111.011 ②11101001.011 ③10010111.110 ④11101001.110 58、在二进制译码器中，若输入4位代码，则有（ ）输出信号。

①2个 ②4个 ③8个 ④16个

59、用一个3/8译码器（设译码器的输出端相继为Y0Y1 Y2 Y3 Y4 Y5 Y6 Y7）实现逻辑函数

F?ABC?ABC?ABC的最简方案是（ ）

①F= Y5+Y6+Y7 ②F=AB+AC

20

四、应用题

1、 设计一个三变量的排队电路，每次只能选取三变量A，B，C中的一个输出，A，B，

C的选取排队次序是：A最优先，B次之，C更次之，即当ABC同时为1时，电路选取A；若A=0，

A 排 FAB=1，C=1，则选择B，其余类推。

B 队 FB （1）列出真值表

C 电 FC（2）画出卡诺图 路（3）求出输出表达式 （4）用与非门画出逻辑图

2、 试用最少的与非门来设计一个三人表决电路，要求当二人或三人赞成时，提议通过，

否则提案被否决。 3、试用与非门设计一个一位十进制数判别器，要求当输入的8421BCD码表示的十进制数之值X≥5时，输出F=1，否则为0。

4、设计一个二位二进制译码器，要求列出真值表，画出逻辑图。 5、设计一个有两个输入变量（A，B）的数码比较器， 要求A>B时，输出Z1Z2=10 A=B时， Z1Z2=11 A

试（1）列出真值表；

（2）用卡诺图化简求出最简与或式； （3）用与非门画出逻辑图

（4）画出用PLA实现的逻辑图

6、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。在同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号。请用与非门和非门设计一个满足上述要求的排队电路。 要求：（1）列出真值表；

（2）写出输出逻辑函数式； （3）画出逻辑图。

7、设有半加器，其输入a，b，输出为S和C，试考虑如何用其实现函数F=A+B。 注意：只限用半加器，不增加任何其它门，但可用一块以上的半加器。

8、5421BCD码编码表如图所示，试设计一个判别输入5421BCD码中是否出现0，2，4，7，9相应的码组，若输入出现上述码时，输出为1，否则为0，用或非门实现。

N B5 B4 B2 B1 F 0 1 2 3 4 5

0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 46

6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0

9、某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员。在评判时按照少数服从多数原则通过，但主评判员认为合格也通过，试用与非门实现该逻辑电路。 要求：（1）进行逻辑变量设定； （2）求出最简与或表达式； （3）画出逻辑电路图。

10、设计图示伪码检验电路，当输入信号为8421码的伪码（非法码）时，要求输出为1，否则输出为0，伪 D3码试用与非门实现，并要求电路最简。

D2检

D1 F验 电 D0 路11、设计一个一位4221BCD码的判奇电路，而当输

入码为奇数时，输出为1，否则为0。

附4221码编码表如左所示。

N B3 B2 B1 B0 F 0 1 2 3 4 5 6 7 8 9

0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 47

12、已知某组合电路的真值表如右表所示，F为输出。要求： （1）求出F的最简与或式；

（2）用与非门画出实现F的逻辑图；

（3）用八选一数据选择器实现F的逻辑图； （4）用PLA实现F的阵列图。

13、试用两个4选1数据选择器来实现一位半加器，画出电路图。

已知4选1数据选择器逻辑图如

YEA1 MUX 4-1A0 D0 D1 D2 D3A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 1 0 0 0 1 0 左，其中E为使能端，当E=0时

使能；A1A0为选择输入端；D0D1D2D3为数据输入端；Y为输出端。

14、某学员用下图所给器件（T触发器及异或门）构成某种电路，在未波器上观察到波形如下图所示，试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

Q T CP CP F Q Q F

15、画出一个用JK-FF设计的同步六进制计数器工作波形，自行设定时钟波形。 16、设有一个时序电路的状态转换图如下，试画出相应的Q1Q2Q3的波形。（以D—FF作

图，从图中A 状态开始画图。自行设定时钟脉冲

A序列） 100110010

17、用JK-FF设计一同步三进制加法计数器，要101001011求：

（1）列出状态转移图或状态转移表；

（2）写出各级触发器的状态方程，检验自启动特性； （3）求出驱动方程； （4）画出逻辑图。

18、用D-FF设计一同步五进制加法计数器，要求： （1）列出状态转移图或状态转移表； （2）求出各级FF的状态方程；

（3）检查自启动特性并求驱动方程； （4）画出逻辑图。

48

19、用JK-FF设计一同步五进制计数器。要求： （1）列出状态转移表或状态转移图； （2）求出各级发器的状态方程； （3）验证各级触发器的状态方程； （4）画出逻辑图。

20、设计一个同步六进制计数器，其状态转换图如下：

/0 /0 010 011 111 /1 /0 000 100 110 /0 /0

21、请用主从型JK-FF设计一个自然二进制码同步六进制加法计数器。要求： （1）写出电路的驱动方程； （2）画出逻辑图； （3）画出时序图；

22、用JK-FF设计一个同步七进制加法计数器。 （1）列出状态转移表或状态转移图； （2）求出各触发器的状态方程； （3）检验自启动特性并求驱动方程。 （4）画出逻辑电路图

23、用D触发器设计一个四位有自启动能力的环形计数器。 （1）画出逻辑图；

（2）若初始状态为1000，试画出状态转换图。 24、试设计一个模13的同步加法计数器。

25、图示的低位、高位计数器都是8421码十进制加法计数器集成单元，其中C是进位输出端，请在图上加上适当的连接线及门电路，用以组成61进制计数器。

DDDCDBDA C RD DDDCDBDA CP C RD

26、图示为某集成同步十进制加法计数器集成单元，C为进位信号，QA为最低位，QD为最高位。试完成如下问题：

（1）两片级联后构成的计数器的最大模值为多少？ DADBDCDD （2）写出构成二十四进制计数器时的反馈归零CP C R0逻辑表达式。

49

（3）画出反馈时零法构成的二十四进制计数器的逻辑电路图。 27、T210的内部结构如图示所，它为（2-5-10）进制计数器。

（1）单片T210的最大计数模值为多少？它是同步还是异步计数器？ （2）欲构成24进制计数器，需要几片T210？ （3）R01R02和S91S92的作用是什么？

（4）画出用T210构成8421BCD码的24进制计数器的连线图。

QA QB QC QD QA QB QC QD J SD Q J Q J Q J SD Q CP1 FA FB FC FD T210 CP2 K RD K RD RD K RD Q S91S92 R01 R02 （b）逻辑符号 CP1 CP2 S91 S92 R01 R02 （a）T210内部结构图

28、已知集成计数器的结构图及逻辑符号如下图所示，虚线以内为集成电路的内部电路。要求：

（1）单片计数器能实现的最大模值为多少？

（2）画出用该计数器实现五进制计数器的逻辑图。 （3）画出用该计数器实现六进制计数器的逻辑图。 （4）画出用该计数器实现30进制计数器的逻辑图。

QA QB QC QD QA QB QC QD J Q J Q J Q J Q A B R1R2 K RD K RD RD K RD 逻辑符号 A B R1 R2 结构图

50

③F?ABC?ABC?ABC ④F?ABABC?ACABC?ABC 60、组合逻辑电路是指（ ）。

①由若干单元电路组合而构成的电路 ②输出仅由当时输入决定的电路

③输出仅由电路原态决定的电路 ④输出由输入和电路原态共同决定的电路 61、可擦除可编程只读存储器是指（ ）。

①RAM ②掩膜ROM ③PROM ④EPROM 62、图示电路输出F的最简与或式为（ ）。

A C + F B ①AC?BC ②A?B?C

③C?AB ④C?AB

63、用PLA设计的逻辑电路属于（ ）。

①存储器 ②组合电路 ③时序电路 ④CP时钟源 64、2764为8K?8Bit的EPROM，它的地址线有（ ）条。

①8 ②10 ③18 ④13

ci 65、右图电路是（ ）。 si ① 半加器电路 ② 与或非电路

+ ? ? ③ 全加器电路

④ 异或电路 66、在设计编码电路时，若需要 ai bi ci-1 对30个信号进行编码，则需要使用（ ）位二进制代码。

①3 ②4 ③5 ④6 67、多路选择器的基本功能是在一定选择信号的控制下（ ）。 ①从若干个输出中选出一路 ②从输出中选出若干路

③从若干个输出中选一路作为输出 ④从若干个输入中选一路作为输出 68、在二进制译码器中，如果输入代码有4位，那么就有（ ）个输出信号。

①2 ②4 ③8 ④16

69、如果一个二进制编码器有5位输出代码，则该编码器最多可以对（ ）个输入信号进行编码。

①5 ②16 ③32 ④64

70、访问存储器是指（ ）。

①存数 ②取数 ③只存数不取数 ④存数或取数 71、ROM存储器在正常工作时，其内容（ ）。

①只能写入 ②既可写入也可读出

21

③只能读出 ④以上①～③都不对 72、主从触发器（RS型）是（ ）。

①在CP上升沿触发 ②在CP下降沿触发 ③在CP=1的稳态下触发 ④与CP无关的 73、或非门构成的基本RS触发器的约束条件为（ ）。

①RS=0 ②R+S=1 ③RS=1 ④R+S=0 74、两个与非门构成的基本RS触发器的约束条件为（ ）。

①R+S=1 ②R+S=0 ③R·S=1 ④R·S=0

75、若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（ ）。

①J=1，K=1 ②J=0，K=0 ③J=0，K=d ④J=d，K=d 76、下列电路中，只有（ ）不能实现Qn?1?Qn，

① ② \ CP J Q D Q QK Q \ CP ③ ④ J Q CP CP D Q Q

K Q77、主从型JK触发器是在CP（ ）触发。

①为0时 ②为1时 ③上升沿 ④下降沿 78、T触发器特性方程（ ）。

①Qn?1?TQn?TQn ②Qn?1?TQn ③Q

79、如下各触发器电路中，能实现Qn?1?Qn?A功能的电路是（ ）。

n?1?TQ?TQn ④Qn?1?TQn

n 22

① ② A D Q CP J Q CP A ③ ④ A K Q T Q CP CP Q A J Q K Q

80、维持阻塞D触发器是（ ）。

①正边沿控制，下降沿触发 ②正边沿控制，上升沿触发 ③负边沿控制，下降沿触发 ④负边沿控制，上升沿触发 81、三级触发器构成的环型和扭环型计数器的计数模值依次为（ ）。

①8和8 ②6和3 ③6和8 ④3和6

82、构成模值为256的二进制计数器，需要（ ）级触发器。

①2 ②128 ③8 ④256 83、同步计数器是指（ ）的计数器。 ①由同类型的触发器构成

②各触发器时钟端连在一起，统一由系统时钟控制 ③可用前级的输出做后级触发器的时钟 ④可用后级的输出做前级触发器的时钟

84、8级触发器构成的二进制计数器，其模值为（ ）。

①8 ②16 ③128 ④256 85、同步四位二进制计数器的借位方程是B?Q4Q3Q2Q1，则可知B的周期和正脉冲宽度为（ ）。

①16个CP周期和2个CP周期 ②16个CP周期和1个CP周期

③8个CP周期和8个CP周期 ④8个CP周期和4个CP周期 86、在设计同步时序电路时，检查到不能自行启动时，则（ ）。

① 只能用反馈复位清零

② 只能用修改激励函数的方法

③必须用反馈复位法清零并修改激励逻辑函数 ④可以采用反馈复位法（置位法），也可以采用修改激励逻辑函数的方法保证电路能 自行启动。

87、一个同步十进制计数器（Q3 Q2 Q1 Q0）用Q3作进位，则其周期和正脉冲宽度是（ ）。 ①10个CP脉冲，正脉冲宽度为1个CP周期

②10个CP脉冲，正脉冲宽度为2个CP周期 ③10个CP脉冲，正脉冲宽度为4个CP周期 ④10个CP脉冲，正脉冲宽度为8个CP周期

88、四位同步二进制加法计数器现时的内容为0111，当下一个时钟脉冲到来后，其内容

23

变为（ ）。

①0111 ②0110 ③1000 ④1110

89、一个四位二进制加法计数器正常工作时，由0000状态开始，则经过43个输入计数脉冲后，此计数器的状态应是（ ）。

①0011 ②1011 ③1101 ④1110 90、设计一个能存放八位二进制代码的寄存器，需要（ ）个触发器

①8 ②4 ③3 ④2 91、在一片1024×1的RAM中，应该有（ ）根地址线。

①1 ②1024 ③10 ④8

92、一个四位移位寄存器，原来的内容为0000，如果输入始终为1，则经过四个移位脉冲后寄存器的内容为（ ）。

①0001 ②0111 ③1110 ④1111 93、用触发器设计一个同步十进制计数器所需要的触发器数目是（ ）。

①2 ②3 ③4 ④5 94、一个普通的555单稳态的正脉冲宽度为（ ）。

①0.7RC ②1.4RC ③1.1RC ④RC 95、石英晶体多谐振荡器的主要优点是（ ）。

①电路简单 ②频率稳定度高 ③振荡频率高 ④振荡频率低 96、“回差”是（ ）电路的主要特性参数。

①时序逻辑 ②施密特触发器 ③单稳态触发器 ④多谐振荡器 97、单稳态触发器可用来（ ）。

①产生矩形波 ②产生延迟作用

③做存储器 ④把缓慢信号变成矩形波

98、用555定时器构成的施密特触发器，若电压控制端不外接固定电压，则其上限阀值为（ ），下限阀值为（ ），回差电压为（ ）。

①VT??②VT?③VT?④VT?121EC,VT??EC?V?EC 333211?EC,VT??EC?V?EC 333212?EC,VT??EC?V?EC 33311?EC,VT??EC?V?EC

3399、为了保证微分型单稳电路正常工作，则要求输入脉冲宽度（ ）输出脉冲宽度，若

不符合要求，则应在输入端加一（ ）电路。

①小于，微分 ②大于，微分 ③大于，积分 ④小于，积分 100、能把缓变输入信号转换成矩形波的电路是（ ）。 ①单稳态触发器 ②多谐振荡器 ③施密特触发器 ④边沿触发器

24

101、利用门电路的传输时间，可以把（ ）个与非门首尾相接，组成多谐振荡器。 ①8 ②7 ③6 ④4 102、如下由555定时器组成的电路是（ ）电路。 E ①施密特触发器 8 4 R1 ②单稳态触发器 5 C-V OUT 3 V0 ③双稳态触发器 C1 DIS 7 ④多谐振荡器 TH 6 R2 TR 2 C 103、下图四个电路中不能产生振荡的是（ ① ②③ ④

104、左图由555定时器组成的电路是（ ）。

①多谐振荡器 ②施密特触发器 E 8 4 ③单稳态电路 ④双稳态电路 5 C-V OUT 3 V0

C1 105、图示电路是一种（ ）电路。

U TH 6 I 7 TR DIS CI C U0 U谐振荡器

i Ri R ②双稳态触发器 ③单稳态触发器

④施密特（电位）触发器

106、倒T型D/A转换器的特点是速度（ ），动态过程中输出端的尖峰脉冲（ ①很慢，很小 ②较快，很大 ③很慢，很大 ④较快，很小 107、在10位D/A转换器中，其分辨率是（ ）。

①

110 ②11024 ③11023 ④12

108、在逐次渐近型A/D转换器的组成部分中（ ）。

①不包含D/A转换器 ②不包含比较器 ③包含D/A转换器 ④不包含参考电源 109、衡量A/D和D/A转换器性能优劣主要指标是（ ）。

①分解度 ②线性度

25

。

①

多

）。

）

③功率消耗 ④转换精度和转换速度 110、用PLA设计时序逻辑电路时，还需备有（ ）。

①晶体管 ②逻辑门 ③与非门 ④触发器

二、选择题 答案 题号 1 6 11 16 21 26 31 36 41 46 51 56 61 66 71 76 81 86 91 96 101 106

26

答案 1 2 4 4 2 4 1 3 3 2 3 2 4 3 3 2 4 2 3 2 2 4 题号 2 7 12 17 22 27 32 37 42 47 52 57 62 67 72 77 82 87 92 97 102 107 答案 3 3 3 3 3 1 4 3 4 1 2 1 4 4 2 4 3 2 4 2 4 3 题号 3 8 13 18 23 28 33 38 43 48 53 58 63 68 73 78 83 88 93 98 103 108 答案 2 2 1 4 2 2 2 2 3 4 3 4 2 4 1 3 2 3 3 2 1 3 题号 4 9 14 19 24 29 34 39 44 49 54 59 64 69 74 79 84 89 94 99 104 109 答案 2 1 2 4 3 2 1 1 4 2 4 1 4 3 1 2 4 2 3 1 3 4 题号 5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100 105 110 答案 4 2 3 3 1 4 4 2 4 4 1 2 3 4 2 2 2 1 2 3 3 4 三、分析题：

1、分析图示电路分别写输出函数的表达式。

A A + F2 F1 C B D +VDD F4 D Q F3 A CP Q B

（1）写出S0的最简与或式 （2）写出C0的最简与或式 （3）列出真值表 （4）说明电路功能

3、分析图示电路，分别写出输出表达式。

2、分析图示电路，要求：

A B S0 Ci C0 A A F2 C + F1 B B C D +VDD A B A J Q F4 F3 CP K Q

4、分析图示组合电路，写出F1、F2的逻辑表达式，并说明电路的功能。

F1 F2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3-8译码器 E \S2 S1 S0 A B C 5、分析图示逻辑电路，写出F1，F2的逻辑表达式，并说明电路的逻辑功能。

27

F1 F2S2 八选一S1 多路选择器S0 D0 D1 D2 D3 D4 D5 D6 D7S2 八选一S1 多路选择器S0 D0 D1 D2 D3 D4 D5 D6 D7 \ \ A B C

（1）写出F的表达式 （2）说明电路的逻辑功能 （3）用最简的逻辑电路实现F

7、分析图（1）及图（2）所示电路

6、逻辑电路如图所示，要求：

A + B + F + C 要求：

F1 S1 四选一 A 数据选择器 S0 B D3 D2 D1 D0 “1” 图（1） A B 图（2） F2

（1）写出F1的表达式

（2）说明图（1）电路功能 （3）写出F2的表达式

（4）说明图（2）电路功能 8、

28

+EC A B C D0 D1 D2 D3 D4 D5 D6 D7 试写出左图示简单ROM中所存放的数据。

9、分析下左图PLA逻辑电路，说明其逻辑功能，并用最简逻辑门实现之。

10、分析下右图PLA逻辑阵列，写出F1、F2、F3的逻辑表达式，说明整个电路的功能。

A A A A B B B B Z1 F1 Z2 F2 F3 题9 图 题10 图

11、对如下各电路，根据所给的输入波形，分别画出各个输出的波形，设各触发器初态均为零。

F1 F2 F3 Q Q Q R0 J C K D A B C A B A A B C B C

12、分析图示电路，根据所给波形，分别画出各输出端的波形（设FF的初态为“1”）。

29

A A B T Q B B C + F1 F2 F3 C Q 3K 500Ω A A B

13、画出下面电路所给波形的输出波形，设触发器初始状态为0，可以不计各种器件本身的延时。

C F A B A B

14、分析下列电路，根据所给输入波形分别画出各输出端的波形。（设各FF初态为“0”）。

D Q J Q A A L2 A L3 C L1 B C S 0 B K Q C B A J Q A L4 B K Q B C C （L4为主从JK-FF）

15、分析图示逻辑电路，根据所给输入波形分别画出各输出端的波形（设FF的初态均为“0”态）

30

16、分析图示电路，根据所给输入波形，分别画出各输出端的波形，其中图4为主从JK-FF，设各FF初态均为“0”。

A B D Q C B C F2 B + J Q F3 F1 Q A Q A K 3KΩ A B C D Q Q1 A S Q2 B J Q Q3 D Q A A R D Q B RD Q K Q B B J Q Q4 A B A K Q （图4）

17、对下列电路，根据所给输入波形分别画出各个输出端的波形，设各触发器的初态均为“0”。

F1 F2 F3 Q Q Q Q + J K D RD A B C A C B B C A C A B

18、分析图示电路，根据所给的输入波形，分别画出各输出端的波形。（设FF的初态均为“1”）

31

F1 C Q D F2 J Q F3 B A A C K RD Q A B B A B C

19、画出下列电路对所给波形的输出波形Q1Q2并说明其功能

Q1 Q2 RD

20、某组合逻辑电路的工作波形如图所示，其中A，B，C是输入，F是输出，要求：

（1）求出F的表达式； （2）画出逻辑电路图；

A（3）说明电路的逻辑功能。

B

C

F21、分析如下电路，说明其逻辑功能，并用最简的逻辑电路改进之。 A A B + F C B C Q Q RD Q Q RD CP D D CP 1 2 A RD B A B

22、分析下电路的功能。

32

Z \J1 Q J2 Q K1 K2 CP 23、试分析下列时序电路。

J 1 Q J 2 Q J 3 Z Q 1 2 3 K1 K2 K3 Q

CP

24、分析下图所示时序逻辑电路，要求：（1）写出电路

的驱动方程和状态方程； J J Q Q J Q （2）画出状态转换图；

F1 F2 F3（3）说明计数模值和各位

K Q K Q K Q的权值。

25、分析下图所示电路，CP 要求：（1）写出各级触发 器的驱动方程和状态方 J Q Q J J Q 程；

（2）列出状态转移表，画 FF1 FF2 FF3 出状态转移图； K Q K Q K Q （3）说明电路的功能、特 \CP 点。

26、分析图示时序电路，要求：

（1）写出各级触发器的驱动方程和状态方程； （2）画出状态转移图或状态转移表； （3）说明电路功能、特点。

33

\ CP J Q FF1 J Q FF2 J Q FF3 K Q K Q K Q

27、分析图示逻辑电路，要求：

（1）写出各级触发器的驱动方程和状态方程；

（2）画出状态转移图或状态转移表；

（3）说明电路的计数模值和各位的权值。

28、分析图示电路，要求：

J J Q Q J Q F1 F2 F3K QCP K Q K Q（1）写出时钟方程和各级驱动方

程；

（2）写出各触发器的状态方程； （3）画出状态转移图； （4）说明电路功能特点。 29、分析图示电路，要求：（1）写出各触发器的驱动方程和时钟方程；

（2）写出各触发器的状态方程； （3）画出状态转移图； （3）说明电路功能特点。

J Q Q J J Q CP 1 2 3 K Q K Q K Q J Q J Q J Q CP 1 2 3K Q K Q K Q

30、试画出下电路中输出B的波形（设触发器

34

初态为零）A是输入端，比较A和B的波形，说明此电路的功能。

J J B CP Q Q 1 2 A K K Q A RD

31、已知集成四位二进制加法计数器，其控制端L=0时预置，L=1时计数，试分析图示电路（注QA为低位，QD为高位）。

（1）列出状态表 \（2）检验自启动特性

（3）画出完整的状态转换图 L A B C D（4）说明计数模值

CP QAQBQCQD

32、如图所示CT74161（T214）电路及功能表：

T214 2-16进制可预置

同步加法计数器 功能表

输 入 CP × ↑ × × ↑ 输 出 Cr LD P T A B C D QA QB QC QD 0 × × × × × × × 0 0 0 0 1 1 1 1 0 × × A B C D 1 1 A B C D 0 × × × × × 保 持 1 1 × × × × 计 数 \ CP P QAQBQCQD 74161 T OC CP （T214） CR L A B C D 1 × 0 × × × × 保 持 D C L A B C D \ 0 1 0 1 (1)它是同步的还是异步的时序电路？

（2）它有多少个有效状态？（即M=？） （3）计数循环中是否包含全“0”状态？ （4）列出它的状态转换表或转换图。 注：（1）低位到高位的次序是QA至QD ； （2）输出OC=TQDQCQBQA`

33、图示为PLA逻辑电路，试写出F1，F2的逻辑表达式，并用最简的逻辑门电路实现之。 A A B B F1 F2

35

三、分析题答案 1、F1=A+B

F2?A?B(C?0),F2?0(C?1) F3?AB F4?Qn

2、(1)S0?ABCi?ABCi?ABCi?ABCi (2)C0=AB+BCi+ACi (3)

A B Cr S0 Cr (4)全加器 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1

1 1 1 1 1 3、F1?AC?BC F2?A?BC?A?BCF2?AD?0

F3?A?B F4?A?CP?

4、F1?Y1?Y2?Y4?Y7?Y1?Y2?Y4?Y7 ?ABC?ABC?ABC?ABC

?A?B?C

F2?Y3?Y5?Y6?Y7?Y3?Y5?Y6?Y7

=AB+AC+BC 全加器

5、F1?ABC?ABC?ABC?ABC F2?ABC?ABC?ABC?ABC

功能：全加器

6、F?CAB?A?B?C?AB?A?B?

36

D?1

?A?B?C

(2)三变量奇校验电路 (3)

A B C F 7、 (2)异或

(3)F2?AB?AB (4)异或 8、D0=A

D1?D4?ABC D2=D6=ABC D3=D5=D7=BC A B C DD7 6 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 (1)F1?AB?AB

D5 0 0 0 1 0 0 0 1 D4 D4 D2 D1 1 0 0 0 0 0 0 0 Z2 0 0 0 1 D0 0 0 0 0 1 1 1 1 9、Z1?AB?AB Z2=AB 功能：半加器 Z1 Z21 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 A B Z1 0 0 1 1 0 1 0 1 0 1 1 0 A B10、F1?AB

F2?AB

37

F3?AB?AB 功能：一位二进制比较器 11、

A B C F1 F2 F3

12、 A B C F1 F2 F3

13、

A B F 不定 14、

38

C BA L1 \L2L3L4AB F1F2F3 00 0 0 1 01 0 1 0 10 1 0 0 11 0 0 1

15、F1?A?B

F2=BC

F3?B?C?Qn

A B C F1 F2 F3

16、 A B Q1 Q2 Q3 Q4

17、

39

C A B F1 F2 F3 （边沿）

18、

A B C F1 高阻态 F2 F3

19、

RD A BQ1

功能：A，B两时钟优先检测器，若A先于B，则Q1有输出，若B先于A，则Q2有输出。 20、(1)

C B A F 0 0 0 0 1 1

Q20 0 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 40

1 1 1 1 0 1 0 1

F?C(B?A)?(B?A)

=C?B?A (2)电路图

C B A F

（3）功能：三变量判奇电路

21、F?A?ABC?BABC?CABC ?ABC?ABC

功能：当输入A，B，C相同时，电路有输出；输入不同时，电路无输出。

A B C F++

22、J1=K1=1 Q1n?1?Qn

n?1nnJ2=K2=Q1 Q2 ?Q1nQ2?Q1nQ2 Z=Q1Q2 Z nnn?1n?1 Q2QQQ 1210 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 1

Q2Q1 0 0 ? 01 ↑ ↓

11/1←10

功能：同步二进制加法计数器

n23、(1)J1?K1?Q3 J2?K2?Q1 J3?Q2Q1 K3?Q3 n?1nnnn?1nn(2)Q1n?1?Q3 Q3?Q1nQ2?Q1nQ2Q1n?Q3nQ1n Q2?Q2Q1Q3n

nnnn 41

(3) Q3n 0 0 0 0 1 1 1 1 nQ2Q1n 0 1 0 1 0 1 0 1 n?1n?1Q3Q1n?1Q2 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 0 1 (4)判自启动能力

（5）功能：有自启动同步五进制加法计数器。 24、(1) J1=K1=1

111 110 000 001 010 100 011 101 Q1n??Q1n

nnn?1nn J2?Q1n,K2?Q3 Q1 Q2?Q1nQ2?Q3nQ1nQ2nnnnnnn J3?K3?Q2Q1 Q3n?1?Q2Q1Q3n?Q2QQ3 (2) Q3Q2Q1

000 001 010 111 110 011 101 100 (3)模值为6

权值为：221 Q3Q2Q1

n

n25、(1) J1?Q3,K1?1 Q1n?1?Q3nQ1n n?1nn J2?K2?Q1 Q2 ?Q1nQ2?Q1nQ2n?1nn J3?Q2Q1,K3?1 Q3?Q2Q1Q3n

nn(2)状态表： Q3n 0 0 nQ2Q1n 0 1 n?1n?1Q3Q1n?1Q2 0 0 0 0 0 1 1 0 42

无效态

0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 1 1 0 1 0 0 1 0 1

(3)功能：是能自启动的同步五进制 加法计数器

nnn26、(1) J1=1,K1?Q3 Q1n?1?Q1n?Q3Q1

111 101 110 000 001 010 100 011 nn?1nn J2?Q3 ,K2?Q1 Q2?Q3nQ2?Q1nQ2nnn?1nnnn J3?Q2 Q3 ,K3?Q2?Q2Q3n?Q2Q3?Q2(2)状态图

001 100 Q3Q2Q1 000 011 111 010 101 110 (3)功能：能自启动同步五进制计数 器

27、(1) J1=K1=1 Q1n?1?Q1n

nn J2?Q3Q1nn J3?Q2Q1

n?1nn K2?Q1n Q2?Q3nQ1nQ2?Q1nQ2nnK3?Qn Q3n?1?Q2Q1Q3n?Q1nQ3n

(2)状态图Q3Q2Q1

111 000 001 010 110 101 100 011(3)计数模值为6

各位权值分别是： 4 2 1 Q3 Q2 Q1

28、(1) CP1=CP3=CP?,CP2=Q1?

?J?QnJ?K?1?1322 ???K1?1

J3?Q2nQ1nK3?1

n?1nnnn(2)Q1n?1?Q3?Q2Q1? Q3n?1?Q2Q1nCP? Q2Q1Q3nCP?

43

(3) Q3Q2Q1

101 111 000 001 010 110 100 011(4)功能：异步的有自启动五进制加法计数器 29、(1)CP1=CP2=CP?,CP3=Q2?

nn J1?Q2Q3

K1?1 J2?Q1nK2?Q1nQ3n?Q1n?Q3n J3=1, K1=1

nnn?1nnn?1(2)Q1n?1?Q2 Q3Q3Q1n Q2?Q1nQ2?Q1nQ3nQ2?Q3n (3) Q3Q2Q1

111 000 001 010 011

(4)功能：异步有自启动的七进制加法计数器 30、

110 101 100功能：是把宽脉冲变成窄脉冲。 31

(1) (2)

n?1nnn?1?1n?1nQDQBQAQnQnQAQCQCDB 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 具有自启动能力 (3)

44

0001 0101 0000 0010 0011 0100 0110 1111 0111 1101 1110 1100 1011 1010 1000 1001 (4)模值为12。

32、(1)同步 (2)M=6 (3)不包含

(4) QDQCQBQA

1010?1011?1100 ? ? 1111?1110?1101 32、(1)表达式

F1?AB?AB?A?B F2=AB

(2)功能：半加器电路 (3)最简实现

A F B1 F2

45

本文来源：https://www.bwwdw.com/article/l4gf.html