东北大学秦皇岛分校组成原理课程设计-指令系统及七段译码器

东北大学秦皇岛分校

计算机与通信工程学院

计算机组成原理课程设计

专业名称 班级学号 学生姓名 指导教师 设计时间

计算机科学与技术

课程设计任务书

专业：计算机科学与技术 学号： 学生姓名（签名）：

设计题目：指令系统及七段译码器设计

一、设计实验条件

地点：1208实验室 硬件：PC机

软件：Xilinx ISE ModelSim 汇编语言：VHDL

二、设计任务及要求

1. 12、19、25、42号指令 2. 七段译码器 3. 4位BCD码加法器

三、设计报告的内容

1. 设计题目与设计任务

题目：指令系统及七段译码器设计 任务：1. 12、19、25、42号指令 2. 七段译码器 3. 4位BCD码加法器

2. 前言

本次课程让每个人独立设计一台模型计算机中的部分指令及一些数字电路部件，旨在帮助同学们融会贯通计算机组成与结构课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识。

还要学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工

作能力，取得工程设计和组装调试的实践经验。

3. 设计主体 【模拟机设计】

1.指令系统设计

12号指令：助记符：ADDC A, #II

格式：操作码和地址码 操作码：ADDC 地址码：A, #II

功能：将立即数II加入累加器A中带进位 19号指令：助记符：SUBC A, MM 格式：操作码和地址码 操作码：SUBC 地址码：A, MM

功能：从累加器A中减去寄存器MM地址的值，减进位 25号指令：助记符：OR A , R? 格式：操作码和地址码 操作码：OR 地址码：A , R?

功能：累加器A“或”寄存器 R?的值 42号指令：助记符：JZ MM 格式：操作码和地址码 操作码：JZ 地址码：MM

功能：当零标志R_Z=1时,跳转到MM地址

2.模拟机硬件设计 题目：七段译码器

功能：输入4位bcd码，输出7个7段译码

3.数字电路设计 题目：4位BCD码加法器

功能：进行加法运算

【系统设计】

1.模型机逻辑框图

图1 整机逻辑框图

图2 芯片引脚逻辑框图

图3 CPU逻辑框图

2.指令系统设计

表1 本次要设计的指令 指令编号 12 19 25 42 助记符 ADDC A, #II SUBC A, MM OR A , R? JZ MM 功能 将立即数II加入累加器A中带进位 从累加器A中减去寄存器MM地址的值，减进位 累加器A“或”寄存器 R?的值 当零标志R_Z=1时,跳转到MM地址 寻址方式 立即数寻址 直接寻址 直接寻址 直接寻址 3.微操作控制信号

1、XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 2、EMWR：程序存储器EM写信号。 3、EMRD：程序存储器EM读信号。

4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。

5、EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 6、IREN：将程序存储器EM读出的数据打入指令寄存器IR。 7、EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP：PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。 9、FSTC：进位置1，CY=1 10、FCLC：进位置0，CY=0

本文来源：https://www.bwwdw.com/article/l36d.html