一种大电流LDO稳压器设计

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

一种大电流LDO稳压器设计

杨燕1, 赵健雄2, 陈祝2

（成都信息工程大学 通信工程学院，成都 610225）

摘要：本文设计了一种最大输出电流为3A的LDO电路。通过优化误差放大器，采用两个NMOS作为调整管，具有上拉和下拉大电流负载能力。采用20uF的陶瓷电容以保证足够快的负载瞬态效应，在空载时仅消耗80uA的负载电流。该芯片驱动高达3A的负载电流，极大地提高了LDO的带载能力，并保持了良好的系统稳定性。具有快速的瞬态响应和较小的输出纹波。 关键词：LDO；大电流；上拉和下拉

中图分类号：TN432

文献标识码：A

Design of LDO regulator with a large output current

YAN Yang1, ZHAO Jianxiong2, CHEN Zhu2

（School of Telecommunication Engineering, Chengdu University of Information Technology, Chengdu 610225, China）

Abstract :

This paper presented a maximum output current of 3A LDO circuits. By optimizing the error amplifier, using two NMOS as the adjusting transistor with sink and source large load current capability. Using 20uF ceramic capacitor to ensure load transient effect fast enough, only 80uA load current in no-load consumption. The chip is capable of driving up to 3A of output current, greatly improves the LDO’s load ability. Maintaining the stability of the system, having small output ripple with fast transient response.

Key words:

LDO; large current; sink and source

1 引言

随着便携式电子产品、电池供电设备和其它复杂部件的日益发展，高精度输出电压和大电流的需求越来越大[1][2][3]。当前LDO稳压器已经实现低达200mV的低压差，但是多数LDO稳压器的驱动电流为几十到几百毫安，驱动电流达到安培数量级鲜有报道[4][5][6]。因此，设计具有大输出电流负

载且稳定的LDO电路成为当下的研究热点。

本文提出的LDO线性稳压器实现了高达3A输出电流，克服了驱动大负载电流情况下的系统不稳定和较大输出纹波问题，改善了负载调整率和线性调整率。同时，具有上拉和下拉负载电流能力，适用于驱动大电流负载稳压电路及负载变化范围广的稳压电路中。

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

2 电路设计与分析

2.1 LDO电路原理

图1给出传统的LDO电路结构，由基准电压源、误差放大器、调整管、反馈网络和输出负载构成[7]，且不具备上拉和下拉负载电流的能力。当输出大电流负载时，较大的PMOS调整管尺寸会引起很大的寄生电容，使误差放大器的输出端产生较低的极点，从而造成系统不稳定。图2为改进的LDO拓扑结构。

VDD寸来分担MP1的尺寸，从而降低MP1栅极的寄生电容。同时，从MN1的源极输出即相当于源随器，降低了输出电阻以确保系统稳定。改进的LDO电路结构采用两个NMOS作为调整管具有明显的优势，特别是克服了驱动大电流负载引起系统的稳定性问题，并具有上拉和下拉负载电流能力。

2.2 误差放大器电路

误差放大器是LDO稳压电路中非常重要的组成部分[8]，高增益的误差放大器带来高精度的输出电压同时提高负载调整率和线性调整率。图3为LDO的误差放大器电路。

VCCVrefCparM40M34M32M30VoESRCoCbILIREFM39M33M31M29R7R8VINM1M2VIP

图1 传统的LDO电路结构

VDDGNDR6R4R5M20M18M3M5M7M9M21M19M4M6M8M10VrefCpar

图3误差放大器电路

MP1VinMN1RR1VoESRCoCbILR2MN2

图2 改进的LDO电路拓扑结构

误差放大器由两级运放组成，采用PMOS作为差分输入对来降低输入电压范围。由于需要驱动0~3A大范围的负载电流，则对误差放大器输出端的摆幅有一定要求。第二级采用共源共栅结构来增大输出摆幅同时提高误差放大器的增益。误差放大器的增益如下：

?1?? (1) Av1?gm1,2??R?4,5?gm4,6???图2中调整管MP1的漏端连接MN1，通过电

阻R两端的压差来导通MN1。当轻载时，MN1不开启，只由MP1输出小电流。当电流增大，R两端的压差足够使MN1开启，从MN1上拉出较大的负载电流。MN2实现下拉负载电流能力。为了驱动高达3A的负载电流，该电路结构通过增大MN1的尺

Av2?gm4,6?gm9ro,9ro,10||gm29ro,29ro,30? (2)

Av?Av1?Av2?gm1,2?gm9ro,9ro,10||gm29ro,29ro,30? (3)

其中，Av1为误差放大器的第一级增益，Av2为

第二级增益。误差放大器第一级采用双端输入双端输出，第二级采用双端输入单端输出。这种误差放

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

大器的优点在于保证了足够的增益且输出电压摆幅较大的情况下，只有一个主极点，有利于整个LDO电路的补偿。相对于折叠式共源共栅结构，电路结构简单，满足功能的情况下最大程度降低成本。 2.3 LDO核心电路设计 为了驱动大电流负载，且具有上拉和下拉负载电流能力，采用图2所示的改进LDO的拓扑结构，采用一个PMOS和两个NMOS作为调整管，调整大电流的输出。图4为LDO核心电路，包括偏置电路、误差放大器、调整管和输出稳压电容。偏置电路采用共源共栅电流镜，有利于抑制沟道长度调制的影响。M37和M38采用二极管连接方式，分别为M28和M24提供偏置电压，M37和M38的Vgs分别等于M28和M24的Vgs。同理，M13、M14和M15为下拉负载电流提供偏置电压，其Vgs分别与M11、M12和M23的Vgs相等。采用这样的偏置电路较为精确的控制调整功率管的Vgs。

误差放大器采用图3所示的结构，由于误差放大器输入端电压较低，因此采用PMOS作为输入对。采用共源共栅结构增大LDO的增益。LDO的调整管由M22、M23、M24构成，用来实现上拉和下拉大电流负载能力。巧妙地解决了大电流负载需要大尺寸调整管带来系统不稳定的问题。

VCCVCCVLDO_INM40M36M34M32M30M39R7M38M35M33M31R8M29M24IREFM37Q1M28M11C1R1R2M22VINR6M20M21M18M19M16M17M13M14M15R4M1M2R5VIPVoutM12CloadM9R3M10M3M5M4M6M7M8M23GND

图5 LDO实现上拉轻载电流电路

图6为LDO实现上拉重载电流电路。当上拉重载电流时，调整管M24和M22同时工作以实现上拉重载电流。误差放大器的输出连接PMOS M24，M24的漏端连接NMOS M22，从M22的源端输出。由于要上拉高达3A的负载电流M22的尺寸很大，大的尺寸会产生大的寄生电容。因此在M22的源端输出，降低输出电阻，从而弥补大电容造成系统不稳定问题。采用NMOS M22来分担驱动大电流负载能力，既避免了传统方法使用大尺寸的PMOS调整管，又改善了系统的稳定性。

VCCVLDO_INM40M36M34M32M30M39R7M35M33M31R8M29M24VLDO_INM40M36M34M32M30M38IREFM39R7M38M35M33M31R8M29M24M37Q1M28M11C1R1R2M22VINR6M20M21M18M19M16M17M13M14M15R4M1M2R5VIPVoutM12CloadM9R3M10IREFM37Q1M28M11C1R1R2M22M3M5M4M6M7M8M23VINR6M20M21M18M19M16M17M13M14M15R4M1M2R5VIPVoutGNDM12CloadM9R3M10M3M5M4M6M7M8M23

图6 LDO实现上拉重载电流电路

GND

图4 LDO核心电路

图5为LDO实现上拉轻载电流电路。当上拉较轻的负载电流时，由于是较小的负载电流， R2两端的压降不足以打开M22。只有调整管M24工作，实现上拉轻载电流。因此M24的管子尺寸不会太大，大致能承担10mA的负载电流能力。

LDO下拉负载电流电路如图7所示，当实现下拉负载电流时，调整管M23用于驱动0~3A的下拉负载电流。同理，大的负载电流使得M23栅极端的产生较大的寄生电容。因此，在M23的前一级采用一级Buffer降低该点的电阻，从而弥补大电容造成较低的极点，Buffer电路采用最简单的源随器实现，即从M12的源端连接一个电阻，R3用来调整源随器的电流，该级的电流不能过小，较大的电流则gm大，源随器的电阻和gm成反比。越大的gm使得该

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

级的输出电阻越小。从而弥补了较低极点造成系统不稳定的问题。

VCCVLDO_INM40M36M34M32M30M39R7M38M35M33M31R8M29M24误差放大器后一级加入Buffer，增大该点的极点，确保整个系统稳定。根据整个LDO核心电路，分析其主要零极点如下： ?ILoad (1) 1P????1RoutCLCL P2??M28Q1M11C1R1R2M221REA,outCparZ? ??11(gm7r7r8||gm31r31r32)Cpar (2) IREFM37VINR6M20M21M18M19M16M17M13M14M15R4M1M2R5VIPVoutM12CloadM9R3M10M3M5M4M6M7M8M23GNDC1(gm24?R1) ?1(3)

图7 LDO实现下拉电流电路

ILoad是负载电流，gm7,9是M7(M9)的跨导，ro7,9是 M7(M9)的内阻。本电路中，选择C1=4pF，R1=900KΩ。确保当上拉/下拉负载电流从1mA~3A时，相位裕度在46度以上。

3 LDO电路的稳定性分析

4 仿真测试结果与分析

LDO驱动很大负载电流时补偿会面临很大的挑战。在本设计的LDO电路中，上拉和下拉负载电流范围是0A~3A。对于如此大范围的负载电流范围，需要足够的相位裕度来维持整个LDO系统稳定。然而，传统的ESR补偿方法采用在输出端的电容和其等效串联电阻很难控制且补偿范围也很受限制[5]。因此，本电路中采用的补偿方法是——密勒补偿[6][7]。密勒补偿实际上是采用极点分离法，通过补偿使得单位增益带宽中只有一个极点，从而保证相位裕度在45度以上。如图5，当上拉轻载电流时，调整管只有M24工作，显然输出级为共源输出，此时电容C1在误差放大器的输出和共源放大器的输出之间，是典型的密勒补偿，R1用来产生零点来抵消第二个主极点。较轻的负载电流在M24的栅级产生较小的寄生电容，因此密勒补偿可以有效地运用。图6为上拉重载电流电路，输出从M22的源端输出，故此时的C1不是密勒补偿。C1串联R1和R2仅仅用来产生零点，从而增大相位裕度，达到一定的补偿作用。如图7所示，当LDO实现下拉负载电流能力时，C1是典型的密勒补偿电容。

当负载电流从-3A~3A变化时，如何采用固定的电容和电阻值来补偿大范围变化的电流，成为LDO驱动大电流负载的难点。本LDO设计电路中，当上拉负载电流时，通过采用一个NMOS来分担PMOS的尺寸，且从NMOS的源级输出，改善了大的寄生电容造成系统不稳定。下拉负载电流通过在

本设计基于TSMC 0.18um CMOS工艺模型，0.9V~3.3V的输入电压和3.3V的电源电压进行模拟仿真。由图8可见，上拉1mA~3A负载电流时，相位裕度在48度以上，当上拉高达3A的负载电流时相位裕度在60.21度，证明了驱动很大负载电流时仍然具有良好的系统稳定性。图9为下拉1mA~3A负载电流，其相位裕度也是在46度以上。不同上拉/下拉负载电流下的相位裕度如表1所示。

图8 LDO电路上拉(Sink)负载电流环路增益和相位裕度

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

图9 LDO电路下拉(Source)负载电流环路增益和相位裕度

表1 不同上拉/下拉负载电流下的相位裕度

上拉负载电流/A

0.001 0.1 1.0 1.5 2.0 2.5 3.0

相位裕度/°

48.09 66.07 55.91 54.26 51.61 56.25 60.21

下拉负载电流/A

0.001 0.1 1.0 1.5 2.0 2.5 3.0

相位裕度/°

55.02 70.03 62.01 51.25 49.14 47.75 46.46

图11 下拉负载电流从0A突变到3A的瞬态响应

5 结论

本文基于0.18um CMOS工艺设计了一种具备驱动大电流负载和实现负载上拉和下拉能力的LDO电路结构。结果表明该结构在上拉/下拉1mA~3A的负载电流时，相位裕度至少在47度以上，很好地改善了输出大电流负载引起的不稳定问题。同时具备较好的瞬态特性，输出纹波在48mV以内。综上，改进的LDO电路获得良好的性能提升，适用于大电流负载和负载变化范围广的系统电路。 参考文献

[1] F. Goddenough. Off-line and one-cell IC converters up

efficiency [J]. Electron. Design, 1994，42(13)：55-64. [2] Rincon-Mora, G, Allen, P. E. A low-voltage, Low Quiescent

Current, Low Drop-out Regulator[J]. IEEE journal of Solid-State circuits, 1998, 33(1) :36-44.

[3] Zishen Li, Lenian He, Chen Chen. A novel low-dropout

regulator with large load current and high stability[J]. IEEE Advanced Research and Technology in Industry Applications, 2014 : 1122-1126.

[4] . 封鲁平. 一种大电流、高稳定性的LDO线性稳压器的

研究与设计[D]. 成都：电子科技大学， 2010.

[5] 张正旭. 大电流、高稳定性LDO线性电源芯片的设计与

实现[D]. 长沙：国防科学技术大学， 2009.

[6] 王义凯，王忆，巩文超，何乐年. 大电流、高稳定性的LDO线

当负载电流从0A突变到3A时，LDO的瞬态

响应图如图10、图11所示，其输出纹波在48mV以内，输出端采用20uF的陶瓷电容确保了LDO稳定的输出电压和较好的瞬态特性。

图10 上拉负载电流从0A突变到3A的瞬态响应图

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

第46卷 第2期 微 电 子 学 Vol. 46, No. 2

2016年4月 Microelectronics

性稳压器[J]. 半导体学报，2007,28(7)：1149-1153.

[7] 张皓博，胡永贵，李思颖，丁大胜，汤洁，丁锋，王坤. 作者简介：杨燕（1990－），女（汉族），四川峨眉人，

硕士研究生，研究方向为模拟集成电路设计与数模混一种超低压差线性稳压器的设计[J]. 微电子学，2013，

合集成电路设计。

43（2）：186-187

[8] 孙毛毛，冯全源. LDO线性稳压器中高性能误差放大器

的设计[J]. 微电子学，2006，36（1）：108-110.

收稿日期: 2015-03-02；定稿日期：2015-04-16 基金项目：国家自然科学基金（61201094），四川省卓越工程师培养项目 作者简介：杨燕（1990－），女（汉族），四川峨眉人，硕士研究生，研究方向为模拟集成电路设计与数模混合集成电路设计。

本文来源：https://www.bwwdw.com/article/ktf2.html