数电题目 - 图文

一、 填空题

1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。 2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。

3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。

4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。

5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。 二．选择题

1.一个输入为A、B的两输入端与非门，为保证输出低电平，要求输入为（ D） A、A=1、B=0 与非门，相乘 B、A=0、B=1

后反 C、A=0、B=0 D、A=1、B=1

2、（背）已知输入A、B和输出Y的波形图如图所示，能实现此波形的门电路是（ D）

A、与非门 B、或非门

C、异或门 D、同或门Y=AB+AB=A

...J点

点点’

B

3、二 - 十进制编码器的输入编码信号应有（ D）10个信号输入端和4个输出端 A、2个 B、4个 C、8个 D、10个

4、要使由或非门组成的保持原状态不变，RD和SD端输入的信号应取（A ） A、RD?SD?0 B、RD=0、SD=1 C、RD?SD?1 D、RD?1、SD?0

5、如果将边沿D触发器的Q端和D端相连，则Q端输出脉冲的频率为输入时钟 脉冲CP的（ A）

A、二分频 B、二倍频 C、四倍频 D、不变 三、简答题

1、试分析如图所示电路为几进制计数器。写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。

2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：

（1）十一进制计数器； （2）六十进制计数器 （3）一百进制计数器

答案如下： 一、 1. 2 16 2. 0,1,2，逢二进一

3. 标准与-或式，标准或-与式 4. 代入规则，反演规则，对偶规则 5. 输入信号，优先级别高的输入信号 二、1-5 DDDAA 三、 1.解：

2

解

：

解：（1）用CT74LS161构成十一进制计数器。 用异步清零法构成十一进制计数器。

①写出11S对应的二进制代码：101111? S②写出反馈归零函数：013QQQCR? ③画连线图：如图解6（1）（a）所示。 用同步置数法构成十一进制计数器。

① 出10111SS??的二进制代码：101011? S②写出反馈置数函数：13QQLD? ③画连线图：如图解6（1）（b）所示。

2）用CT74LS161构成六十进制计数器。

先用2片CT74LS161同步级联，再用异步清零法构成六十进制计数器。 ①写出60S对应的二进制代码：11110060? S

②写出反馈归零函数：2301

QQQQCR??? ③画连线图：如图解6（2）（a）所示。 用同步置数法构成六十进制计数器。

①写出59160SS??的二进制代码：11101159? S

② 出反馈置数函数：01301

QQQQQLD??? ③画连线图：如图解6（2）（b）所示。

填空题

1，根据集成度的不同，数字集成电路以下四类：小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路

2，二进制数是以___2__为基数的技术体制，十六进制是以__16____为基数的计数体制。

3，最小项表示式又称__标准与-或式__，最大项表示式又称_标准或-与式___。 4，由n个变量构成的逻辑函数的全部最小项有_2n____个，4变量卡诺图有16_个小方格组成。 选择题

1，在二进制计数系统中，每个变量的取值为（A） A.0和1 B.0-7 C.0-10 D.0-F 2，二进制数的权值为（B）

A.10的幂 B.2的幂 C.8的幂 D.16的幂

3，一个输入为A,B的两输入端与非门，为保证输出低电平，要求输入（D） A.A=1、B=0 B.A=0、B=1 C.A=0、B=0 D.A=1、B=1 4.n个变量的逻辑函数全部最大项有（C） A.n个 B.2n个 C.2n D.2n-1 5.要是输入的数字信号和输出的反相，应采用（C） A.与门 B.或门 C.非门 D.传输门 应用题

1.列出一下个体的真值表，并写出逻辑函数。

（1）输入A、B、C、D、是一个十进制数X的8421BCD码，当X为奇数时，输出Y=1，否则Y=0

（2）X为输入变量，Y为输出函数。X输入为8421BCD码，Y为4位二进制数。当0≤X≤5时，Y=X+1；当6≤X≤9是，Y=X-1。

2.某董事会有一位董事长和两位董事，表决某一提案时，两人或三人同意时，提案通过，但董事长具有否决权，试用与非门实现。 答案：

1. 小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路2. 2,16

3.标准与-或表达式，标准或-与表达式 4.4.2n，16（24） 5.高电平，低电平，高阻 1. A ,. 2.B，3.D 4.C 5.C

一 、 选择题

1、在二进制计算系统中，每个变量的取值为 A 、0和1 B、0-7 C、0-10 D、 0-F 2、连续变化的量称为

A、数字量 B、模拟量 C、二进制量 D、16进制量 3、十进制数的权值为

A、2的幂 B、8的幂 C、16的幂 D、10的幂 4、负二进制数的补码等于

A、原码 B、反码 C 、原码加1 D、反码加1 5、算术运算的基础是

A、加法运算 B、减法运算 C 乘法运算 D除法运算 二、填空题

1、根据集成度的不同，数字集成电路分以下四类：小规模集成电路_、中规模集成电路_、大规模集成电路、超大规模集成电路.

2、二进制数是以__2___为基数的计算体质，十六进制数是以___16______为基数的计算体制。

3、逻辑代数中的三种最基本的逻辑运算是代入规则、反演规则、对偶规则。 4、最小项表达式又称标准与-或式最大项表达式又称标准或-与式 5、化简 逻辑函数 的主要方法有：公式化简法、卡诺图（？） 三、应用题

1将下列逻辑函数变换为最小项之和的表达式。 (1) Y= AB+AC+BC

(2) Y= BC+A(-)B(-)+AC(-) （后面有横杠表示非）

2、某逻辑电路输入A、B、C、及输出Y的电压波形 如图P4.8所示，列出真值表，

写出逻辑表达式，并用最少的门电路实现。

一.填空题

1.十进制25的二进制数是11001，其对应的8421BCD码是00100101（每四位数代表一个十进制数）。

2.二进制数+1100101的原码为01100101，反码为01100101，补码为011001011。（0为正，1为负，正数的原码、反码、补码相同）

3. 编码器是对输入信号进行编码的电路，优先编码器只对优先级别最高的输入信号进行编码。

4.数据选择器只能用来实现 单 出逻辑函数，而二进制译码器不但可以用来实现 单 输出逻辑函数，而且还可以用来实现 多 输出逻辑函数。 5.触发器有两个互补输出端Q和Q反，当Q=0、Q反=1时，触发器处于0（？）状态；当Q=1、Q反=0时，触发器处于1（？）状态，可见，触发器的状态是指 Q (?)端的状态。（存在疑问） 二.选择题

1.要使由与非门组成的基本RS触发器保持原状态不变，RD和SD端输入的信号应取 （ A ）

A.RD=SD=0 B.RD=0、SD=1 C.RD=SD=1 D.RD=1、SD=0

2.下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1 K=0, 而在CP下降沿到来后变为J=0 K=1 ，则触发器状态为 （ B ） A.0状态 B.1状态 C.状态不变 D.状态不确定

3.利用集成计数器的同步清零功能构成N进制计数器时，写二进制代码的数是 （C ）

A.2N B.N

C.N-1 C.N+1 4.要获得输出频率非常稳定的脉冲信号，应采用 （ C ）

A.对称多谐振荡器 B.555定时器组成的多谐振荡器

C.石英晶体振荡器 D.单稳态触发器 三.计算题

答案： 一.1.11001 、00100101 2.01100101、01100101、01100101 3.输入信号、 优先级别最高的输入信号 4.单、单、多 5.0、1、Q

二.1.A 2.B 3.C 4.C 5.D

三

一．填空题（共30分） （这整章没答案）

4. 十进制数238转换成二进制数是＿11101110＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。

5. 组合逻辑电路不存在输出到输入的＿反馈＿＿＿＿＿＿＿通路，因此其输出状态不影响输入状态。

（存在疑问）

1. 下列函数中，是最小项表达式形式的是＿＿＿＿＿＿＿＿＿ A. Y=A+BC B. Y2 =ABC+ACD C. Y=AB C+ABC D. Y=A BC+ABC 2. 对于四位二进制译码器，其相应的输出端共有＿＿＿＿＿＿＿＿ A． 4个 B. 16个 C. 8个 D. 10个

3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A． 45 B. [101101]BCD C. [01000101] D. [101101]2

4．属于组合逻辑电路的是＿＿＿＿＿＿＿＿＿＿＿加法器（半加器、全加器）、编码器、译码器（显示译码器：半导体数码管是由七段发光二极管构成）、数据分配器（一路输入，多路输出去）和多路选择器 （多路输入，一路输出） A． 触发器 B. 全加器 C. 移位寄存器 D. 计数器

5．某计数器的状态转换图如下，其计数的容量为＿＿＿＿＿＿ A． 八 B. 五 C. 四 D. 三（图？是根据

Q的数量？2）

n2.四选一数据选择器CT4253组成的电路如图所示，分析电路的功能，写出输出Y1 ，Y2的表达式，CT4253的功能表如下表。

3.写出图示逻辑电路的输出H和Y的逻辑函数表达式列出真值表说明电 路的逻辑功能。10分

《数字电子技术》试卷

姓名: 班级： 考试: 成绩： 本试卷共2页，满分100分；考试时间:90分钟；考试方式：闭卷 题号 得分

一、选择题：

1.如果采用奇校验方式，下列接受端收到的校验码中，（D）是正确的。 A、01100 B、11011 C、10100 D、10110

2.555定时器不可以组成（D）可以构成施密特触发器、单稳态触发器和多谐振荡器（输出高

电平时间 T=(R1+R2)Cln2 输出低电平时间T=R2Cln2 振荡周期 T=(R1+2R2)Cln2） 。

一 二 三（1） 三（2） 总分 A、多谐振荡器 B、单稳态触发器 C、施密特触发器 D、JK触发器 3.在下列逻辑电路中，不是组合逻辑电路的是（D）

A、译码器 B、编码器 C、全加器 D、寄存器

4.下列触发器中没有约束条件的是（D）主从JK,主从D，边沿D A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器

5.74LS148（A）优先编码功能，因而（C）多个输入端同时为1。 A、有 B、无 C、允许 D、不允许 二、填空题

1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）、

2.二进制数（1011.1001）2转换为八进制数为（13.14），转换为十六进制为（B.9）。 3.欲使JK触发器按Qn?1=Qn工作（另外注：保持原状态不变，若是同步JK,R=S=1），可

使

JK

触

发

器

输

入

端

（

J=K=0

）

。

4.触发器按逻辑功能可以分为（RS、D、JK、T）四种触发器。

(另外注:按电路结构分为基本、同步、主从、边沿触发器;按逻辑功能分为RS、JK、D和T触发器；按触发方式分为电平、脉冲和边沿触发器等。) 5.双稳态触发器电路具有（两个稳态），并能（触发翻转）的两大特性。 三、 综合题

（1）用卡诺图化简下列逻辑表达式 F（A,B,C，D）=?m（0，1，2，3，5，7） 答案：F=AB+AD

（2）已知电路及输入波形如图（a）（b）所示，其中FF1是D锁存器，FF2是维持阻塞D触发器，根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。

00

01 11 10 AB CD

00

1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 01 11 10

答案：

一、 选择题

1. 在二进制计数系统中，每个变量的取值为（ ）

A.0和1 B.0~7 C.0~10 D.0~F 2. 十进制数386的8421BCD码为001110000110

A.001101110110 B.001110000110 C.100010000110 D.010010000110 3. 十进制数的权值为（ ）

A.2的幂 B.8的幂 C.16的幂 D.10的幂

4. 二进制数 —1011的补码是（ ）原码11011，反码10100，补码10101 A.00100 B.00101 C.10100 D.10101

5. n个变量的逻辑函数全部最大项有（ ）注释：n个变量可以构成2n个最小项（m

i）,最小项是相乘例如ABC,最大项（Mi）是相加A+B+C，三个的话，有8个

A.n个 B.2n个 C. 2 D. 二、填空题

1 逻辑代数中的三种最基本的逻辑运算是__与运算_、或运算___和_非运算__。与或非

2. 最小项表达式又称_标准与-或式，最大项表达式又称标准或-与式_。 3. 十进制数25的二进制数是__11001______，二进制数10110011对应的十进制数为___179_______。

4. 组合逻辑电路的特点是输出状态只与_该时刻输入信号的状态______有关，和电路原有状态__无关_______，其基本单元电路是_逻辑门________。？？？？

5. 分析组合逻辑电路时，一般根据_卡诺________图写出输出逻辑函数表达式；设计组合逻辑电路时，根据设计要求列出___真值表______，再写出输出逻辑函数表达式。

n二、 应用题

1. 分析下图所示电路逻辑功能。

2. TTL边沿JK触发器如下图A所示，输入CP、J、K端的电压波形如下图B所示，对应画出输出Q和端的电压波形。设触发器的初始状态为Q=0。

一．填空题

1) 十进制数 (99.375)10＝（ 1100011.011）2 ＝ （63.6 ）16。

2) 数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。 4）逻辑函数Y=AB+BC+CA的与非-与非式为 ((AB)’(BC)’(CA)’)’。

7) RS触发器的特性方程为：Q*=S+R’Q，(约束条件：SR=0) ， T触发器的特性方

程

为：Q*=T’Q+TQ’。

8) 16选1数据选择器的地址端有4 位，n个触发器构成计数器的最大计数长度为

2n。

9) 如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，

如图（1-2）所示计数器电路为___6___进制计数器。

10）触发器三种触发方式分别为： 电平触发 ，脉冲触发（主从触发） ，边沿触发，

其中边沿触发的触发器抗干扰能力最强。

11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波

形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。

图（1-3）中555定时器接成的是施密特触发器。 二. 将下列逻辑函数化简为最简与-或形式(方法不限)。

1）Y?AC'?ABC?ACD'?CD 2）求Y=((A?B')(A'?C))'AC?BC的反函数并化简 = AC’+ C(AB+AD’+D) Y’ = [(A’B+AC’)’+(A’+C’)](B’+C’) = AC’+C(A+D) = [(A+B’)(A’+C)+A’+C’](B’+C’)

= AC’+AC+CD = (AC+A’B’+B’C+A’+C’)(B’+C’) = A+CD = B’+C’

3）Y(A,B,C,D)??(m3,m5,m6,m7,m10)，给定约束条件：m0?m1?m2?m4?m8?0。 根据卡诺图化简可得：Y（A,B,C,D）=A’+B’D’

X X 1 1 0 0 X 1 0 1 X 1 0 X

0 0 三．请设计一组合电路，其输入端为A，B，C，输出端为Y，要求其功能为：（14分）

当A=1时，Y=B；当A=0时，Y=C。设计内容包括：

① 列出真值表； ②写出Y的最简与或表达式； ③用最少的与非门画出逻辑图。

解：①画出真值表

A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 ②写出Y的最简与或表达式

Y?A'B'C?A'BC?ABC'?ABC

?A'C?AB③用最少的与非门画出逻辑图

将Y的表达式化为与非-与非式： 画逻辑图：

BY?A'C?AB?((A'C)'?(AB)')'ACY

一、填空题

1.二进制数（1011.1001） 2转换为八进制数为 13.44 ,转换为十六进制数为 B.9 。2.逻辑代数中的三条重要规则是 代入规则 、 反演规则 、 对偶规则 。 3.触发器具有 2 个稳定状态，它可存储 1 位二进制信息。如要存储8位二进制信息时，需要 8 个触发器。

4.编码器是对 输入信号 进行编码的电路，优先编码器只对 优先级别最高的输入信号 进行编码。

5.数值比较器的功能是 用以比较两组二进制数大小或相等的电路，当输入二进制数A=1111和B=1101时，则他们比较的结果为 A>B 。 二、选择题

1.二输入端的或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是（ A ）

A.同相 B.反相 C.高电平 D.低电平

2.十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A．16 B.2 C.4 D.8

3.函数F(A,B,C)=AB+BC+AC的最小项表达式为( B ) 。

A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7） 4.下列一组数中，（ C ）是等值的。 ① （A7）16 ② （10100110）2 ③（166）10 A．①和③ B．②和① C．②和③ D．都不对 5.在下列各种电路中，属于组合电路的有（ A ） A．编码器 B．触发器 C．寄存器 D．计数器 三、大题

1、触发器电路如图（a）,（b）所示，写出触发器的次态方程；

? ???

解:(Qn+1)1=A（反）B(反)

（Qn+1）2=A（反）Q（反）+B（反）Q 2、如图电路中，写出表达式，并画出真值表。

解：

3、由双4选1数据选择器组成的电路如图所示， 写出Y1，Y2的表达式

数字电子技术试题

一、填空题 :

1．用4个触发器可以存储4位二进制数。 2 . 逻辑函数L =

+ A+ B+ C +D = 1 。

=JQn+KQn 。

4 . 主从型JK触发器的特性方程 5 .(37) 10 = ( )8 = ( )16。

二、选择题：

1.请判断以下哪个电路不是时序逻辑电路（ ）。 A、计数器 B、寄存器 C、译码器 D、触发器 4、已知逻辑函数 A、

B、

C、

与其相等的函数为（）。 D、

5、一个YIMAQ的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、大题

1、逻辑函数化简(任选一题)

（1）、用代数法化简为最简与或式 。 Y= A + (2）、用卡诺图法化简为最简或与式。

Y=

+ C +A D，约束条件：A C + A CD+AB=0

2、写出如图1所示电路的真值表及最简逻辑表达式。

图 1

3、分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P5.1

一、 选择题 1、

逻辑式A+AB+ABC+ABCD＝

A、A B、AB C、ABC D、ABCD 2、逻辑式A+B（C+D）的对偶式是

A、AB+CD B、A（B+CD） C、A/B/+C/D/ D、AB+C/D/ 3、和十六进制数5A.5等值的二进制数是

A、11010010.0101 B、1011010.101 C、1011010.0101 D、1010101.0101 4、n级触发器构成的环形计数器，其计数模是 A、 n B、2n C、2n-1 D、2 5、下列电路中，是时序电路的是

A、二进制译码器 B、移位寄存器 C、数值比较器 D、编码器 1、A 2、B 3、C 4、A 5、B 二、 填空题

1、逻辑代数的三种基本运算是与或非______ ；A⊕1＝_A反1+A1反__A反____。1反为0

2、(3A.5）16＝（111010.0101）2；（110101.1）2＝（ 35.8）16 3、A＋A＋A＝__A__ ；A×A×A＝__A___ 4、逻辑式AB＋AC的对偶式是(A+B)(A+C)_____；

5、欲比较两个二进制数数值大小关系时，应采用__数值比较器___

1、与、或、非；A/ 2、111010.0101； 35.8 3、A；A 4、（A＋B）（A＋C）； 5、数值比较器 三、计算题

1、卡诺图法画出F（A,B,C,D）＝∑m（0,2,5,7,8,10,13,15） 2、将下逻辑函数直接填入卡诺图

Y=BD+A/B/C+A/BC/D/ 3、 写出下列正数和负数的补码 （1）+35 （2）-26

4、画出与非门组成的基本RS触发器及其逻辑符号 5、化简 AB+A/C+BCDE

1、略2、略3、

0100011；

100110 4、略5、AB+A/C 一、选择题

1:二进制数 -1011的补码是： （ D ） A: 00100 B:00101 C:10100 D:10101 2:n个变量的逻辑函数全部最大项有（ C ）

A：n个 B：2n个 C:2^n D2^n -1个 3:能对二进制电路进行比较的电路是（ A ）

A：数值比较器 Ｂ数值分配器 C：数据选择器 D：编码器 4：维持组塞D触发器在时钟脉冲ＣＰ上升沿到来前Ｄ＝１，而在ＣＰ上升沿到来以后Ｄ变为０，则触发器状态为 （ B ）

Ａ：０状态 Ｂ：１状态 C：状态不变 D：状态不确定

5：时序逻辑电路的主要组成电路是（ B ）

A：与非门和或非门 B：触发器和组合逻辑电路

C：施密特触发器和组合逻辑电路 D：整形电路和多谐振荡器 二、填空题

1：二进制数+1100101的原码是（ ），反码为：（ ），补码为（ ）。

01100101， 01100101， 01100101

2：逻辑函数表达式由（ 标准与-或式）和（ 标准或-与式 ）两种标准形式。 标准与-或式，标准或-与式

3：组合逻辑电路的特点是输出状态只与（ 输入信号）有关，和电路原有状态（ 无关 ），其基本单元电路是（ 门电路 ） 输入信号，无关，门电路

4：触发器具有（两个）稳定状态，在外信号作用下（这两个稳定状态）可相互

转换。

两个，这两个稳定状态

5：在计数器中，循环工作的状态称为（ 有效状态 ），如进入无效状态时，继续输入时钟脉冲后，能（ 自动返回有效状态 ）成为能自启动。

有效状态，自动返回有效状态 三、应用题

1.试用CT74LS161的同步置数功能过成十进制计数器。

2.试分析如图所示电力逻辑功能。写出驱动方程、状态方程，列出状态转换真值表，设输入数据D=dod1d2.

3.触发器的特点是（具有两个能自保持的稳定状态）（在输入信号的作用下，可从一个稳定状态转到另一个稳定状态）。 数电p178

4.逻辑代数中的基本运算关系是（ 与逻辑 ），（ 或逻辑 ）（ 非逻辑 ）。 二、

1. 函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。

A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7） C．F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7）

2．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出Y2?Y1?Y0的值是（ ）。 A．111 B. 010 C. 000 D. 101

3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A．16 B.2 C.4 D.8

4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。

A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111

5．已知74LS138译码器的输入三个使能端（E1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( ) 。

A. 11111101 B. 10111111 C. 11110111 D. 11111111 三、

1．对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8分） Z=AB?A?B?C?A?B?C BC=0

（１）真值表 （2分） (2)卡诺图化简（2分） (3) 表达式（2分） 逻辑图（2分）

2．试用3线—8线译码器74LS138和门电路实现下列函数。（8分）

3．74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（8分）

4．触发器电路如下图所示，试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”（6分）。

A. 11111101 B. 10111111 C. 11110111 D. 11111111 三、

1．对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8分） Z=AB?A?B?C?A?B?C BC=0

（１）真值表 （2分） (2)卡诺图化简（2分） (3) 表达式（2分） 逻辑图（2分）

2．试用3线—8线译码器74LS138和门电路实现下列函数。（8分）

3．74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（8分）

4．触发器电路如下图所示，试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”（6分）。

本文来源：https://www.bwwdw.com/article/kqvw.html