锁相环频率合成器课程设计报告 倪洁 - 图文

电子信息工程综合课程设计报告

题 目： 锁相环频率合成器 学 院： 信息工程学院 专 业： 11级电子信息工程 学 号： 2011550901 姓 名： 倪 洁 指导教师： 苏 永 新

完成日期： 2014年11月26日

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

目录

摘要： ............................................................ 2 一、频率合成器简介 ................................................ 3 二、 锁相环频率合成器原理........................................ 3

2.1 锁相环路设计基础 ........................................... 3

2.1.1锁相环基本原理 ........................................ 3 2.1.2 基本环路方程 ........................................ 5 2.1.3 环路相位模型和基本方程 .............................. 8 2.1.4锁相环工作过程的定性分析 .............................. 9 2.1.5锁相环路的线性分析 ................................... 10 2.2频率合成器及其技术指标 .................................... 11 2.3锁相环频率合成器工作原理 .................................. 12 三、确定电路组成方案 ............................................. 13 四、 设计方法 .................................................... 13

4.1、振荡源的设计 ............................................. 13 4.2、N分频的设计 ............................................. 14 4.3、1KHZ标准信号源设计（即M分频的设计）..................... 16 五、锁相环参数设计 ............................................... 16 六、 仿真图如下 .................................................. 17 七、焊接图 ....................................................... 17 八、调试步骤 ..................................................... 18 九、实验遇到问题及解决办法 ....................................... 18 十、心得体会 ..................................................... 19

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

锁相环设计频率合成器

摘要：

现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。

锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。

本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。

关键词： 锁相环 频率合成器

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

一、频率合成器简介

频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。

频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。

本次实验设计的是锁相频率合成器。

二、锁相环频率合成器原理

2.1 锁相环路设计基础

这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理

锁相环（PLL）是一个相位跟踪系统。最基本的锁相环方框图如图1所示。它包括三个基本部件，鉴相器（PD） 环路滤波器（LF）和压控振荡器（VCO）

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

u (t ) u (t ) PD 参考信号 rdLF u c (t ) VCO u o (t )

输出信号

图１ 锁相环的基本构成

设参考信号

ur(t)?Ursin[?rt??r(t)] (1)

式中 Ur为参考信号的幅度 ωr为参考信号的载波角频率

θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位 若参考信号是未调载波时，则θr(t)= θ1=常数。

设输出信号为 uo(t)?Uocos[?ot??0(t)]

(2)

式中 Uo为输出信号的振幅,ω0为压控振荡器的自由振荡角频率

θ0 (t)为参考信号以其载波相位ω0t为参考时的瞬时相位, 在VCO未受控制 它是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为

?e(t)?(?r(t)??r)?(?0??0(t))?(?r??0)t??r??0(t)

(3)

由频率和相位之间的关系可得两信号之间的瞬时频差为

d?e(t)d?(t)??r??0?0dtdt (4)

鉴相器是相位比较器，它把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。

因此，锁相环的工作原理可简述如下：首先，鉴相器把输出信号uo(t)和参考

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

信号ur(t)的相位进行比较，产生一个反应两信号的相位差θe (t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳态值。即

d?e(t) (5) lim?0t??dt

此时，输出信号的频率已偏离了原来的自由频率ω0[控制电压uc(t)=0时的频率]，其偏移量由式（4）和式（5）得到为

d?0(t)??r??0dt这时输出信号的工作频率已变为

d?(t)d(?0t??c(t))??0?c??r (6) dtdt由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。 2.1.2 基本环路方程

为了建立锁相环路的数学模型，首先建立鉴相器、环路滤波器、压控振荡器的数学模型。

1. 鉴相器

鉴相器(PD)又称相位比较器，它是用来比较两个输出信号之间的相位差 θe (t)。鉴相器输出的误差信号ud(t)是相差θe (t)的函数。

鉴相器按其鉴相特性分为正弦型，三角形和锯齿波形。作为原理分析，通常使用正弦型，较为典型的正弦鉴相器可用模拟乘法器与低通滤波器的串接构成。 其模型如图2所示：

ui(t) ud(t) uo(t) 图２ 正弦鉴相器模型

LPF

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

若以压控振荡器的载波相位ω0t 作为参考，讲输出信号u0(t)与参考信号ur(t)变形，有：

u0(t)?U0cos[?0t??2(t)]

ur(t)?Ursin[?rt??r(t)]?Ursin[?0t??1(t)]

式中，θ2 (t)= θ0 (t)，

?1(t)?(?rt??0)t??r(t)???0t??r(t)

将u0(t)与ur(t)相乘，滤波2ω0分量，可得：

ud(t)?Udsin[?1(t)??2(t)]?Ud?e(t)

式中，Ud(t)= Km UrUo/2，Km为相乘器的相乘系数，单位为[1/V]，Ud越大，

在同样的θe(t)下，鉴相器的输出就越大。因此，Ud在一定程度上反映了鉴相器的灵敏度。θe (t)= θ1 (t)- θ2 (t)为相乘器输入电压的瞬时相位差。下图是正弦鉴相器的数学模型和鉴相特性。

θ1 (t) θe(t) Udsin() Ud(t)sinθe(t) θ0(t) 图3 正弦鉴相器的数学模型

Ud(t)

－?2－3?2－?－?20?2?3?22??e(t)图4 正弦鉴相器的鉴相特性

2.环路滤波器

环路滤波器（LF）是一个线性低通滤波器，用来滤除误差电压ud(t)中的高频分量和噪声，更重要的是它对环路参数调整起到决定性作用。环路滤波器由线性原件电阻、电容、和运算放大器组成。它是一个线性系统。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

常用的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源积分滤波器三种。下面以介绍有源比例积分滤波器为主。

有源比例积分滤波器

有源比例积分滤波器由运算放大器组成。当运放器开环电压增益A为有限值时，它的传递函数为

式中?1'?(R1?AR1?R2)C;?2?R2C

由图5可见，它也具有低通特性与比例作用。相频特性也有超前校正的作用。

F(s)?Uc(s)1?s?2??AUd(s)1?s?1?(7)

udR120 lgF|(j?)/dBR2－＋C?220 lg2?1?20 lg?21uc00－6 dB/倍频程?(?)/°－45°－90°1/????(对数刻度)??(对数刻度)(a)

(b)图5 有源比例积分滤波器及其特性

3.压控振荡器

压控振荡器（VCO）是一个电压-频率变换器，再换路政作为被控振荡器，它的振荡频率应随输入控制电压uc(t)的线性的变化，即

?v(t)??0?kduc(t)(8)

式中ωv(t)是VCO的瞬时角频率，K0是线性特性斜率，表示单位控制电压，可使VCO角频率变化的数值。因此又称为VCO的控制灵敏度与增益系数，单位为[rad/s?v].在锁相环路中，VCO的输出对鉴相器起作用的不是瞬时角频率，而是瞬时相位，即

?c(t)??1(t)??2(t)(9

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

)

将此式与uo(t)=Uocos［ω0t+θ2(t)］，比较，可以知ω0t为参考时的输出瞬时相位为

Kd ?2(t)?Udsin?e(t)F(p) (10)

p由此可见，VCO在锁相环中起了一次积分作用，因此也称他为环路中的固有积分环节。上式就是压控振荡器相位控制的模型，若对上式进行拉氏变换，可

Uc得到在复频域的表示式为 ?2(s)?kds

?2(s)Uc(s)?kdsVCO 的传递函数为

(11)

下图为VCO的复频域的数学模型。

uc(t) K0p θ2(t) uc(s) θ2(s) K0 s 图6 VCO的复频域模型

2.1.3 环路相位模型和基本方程

上面分别得到了鉴相器，环路滤波器和压控振荡器的模型，将三个模型连接起来，就可以得到锁相环路的模型。如下图7所示

θ1(t) θe(t) Udsin[] ud(t)

F(p) uc(t) K0 pθ2(t) 图7 锁相环路相位模型

复时域分析时可用一个传输算子F(p)来表示。其中（p=d/dt）是微分算子。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

由上图可以得出锁相环路的基本方程。

?c(t)??1(t)??2(t)?2(t)?Udsin?e(t)F(p)Kdp (12)

(13)

将(9)代入(8)得

p?e(t)?p?1(t)?K0Udsin?e(t)F(p)?p?1(t)?Ksin?e(t)F(p) (14)

设环路输入一个频率ωr和相位θr均为常数的信号，即

ur?(t)Ursin[?rt??r]?Ursin[?0t?(?r??0)t??r式中，ω0是控制电压uc(t)=0时VCO的固有振荡频率，θr是参考输入信号的相位。

令

?1(t)?(?r??0)t??rp?1(t)??r??0???0则 (15)

将式(11)代入式（10）可得固有频率输入时的环路基本方程

p?e(t)???0?K0Udsin?e(t)F(p) (16)

在闭环之后的任何时刻存在着如下关系：

瞬时频差=固有频差-控制频差，

记为(?????0???v)，即?r??v?(?r??0)?(?v??0) 2.1.4 锁相环工作过程的定性分析

式（12）是锁相环路的基本方程，求解此方程，就可以获得锁相环路的各种性能指标，如锁定、跟踪、捕获、失锁等。但要严格的求解基本方程式往往是比较困难的。式中已认为压控振荡器的控制为线性，但因鉴相特性的非线性，基本方程是非线性方程。又因为压控振荡器的固有积分作用，基本方程至少是一阶非线性微分方程。若在考虑环路滤波器的积分作用，方程可能是高阶的。 1.锁定状态

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

当在环路作用下，调整控制频差等于固有频差时，瞬间相差θe(t)趋向于一个固定值，并一直保持下去，即满足

limp?e(t)?0t?? (17)

此时认为锁相环路进入锁定状态。 2.跟踪过程

跟踪是在锁定的前提下，输入参考频率和相位在一定的范围内，以一定的速率发生变化时，输出信号的信号与相位以同样的规律跟随变化，这一过程称为环路的跟踪过程。

3.失锁状态

失锁状态是瞬时频差ωr-ωv总不为零的状态。这时环路具有频率牵引效应。 4.捕获过程

若环路原本是失锁的，但环路能够通过自身的调节由失锁进入锁定的过程称为捕捉过程。

2.1.5 锁相环路的线性分析

锁相环路的线性分析的前提是环路同步，线性分析实际上是鉴相器的线性化。虽然压控振荡器也可能是非线性的，但只要恰当的设计与使用就可以做到控制特性线性化。鉴相器在具有三角波和锯齿波鉴相特性是具有较大的线性范围. 而对于正弦型鉴相特性,当|θe|≤π/6时,可把原点附近的特性曲线视为斜率为Kd的直线,如图8所示。因此可得：

ud(t)?Kd?c(t)

(18)

用Kdθe(t)取代基本方程式(16)中的

p?e(t)?p?1(t)?K0KdF(p)?e(t)

(19)

Udsinθe(t)可得到环路的线性基本方程或

p?e(t)?p?1(t)?K0F?e(t)

(20)

式中，K=K0Kd称为环路增益。K的量纲为频率。式(20)相应的锁相环线性

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

相位模型如下图所示。

－2?ud(t)Kd －? θ1(t) 2?θe(t) Ud0?Kd Kdθe(t) ?e(t)θ2(t) 图8正弦鉴相器线性化特性曲线 图9 线性化鉴相器的模型

θ2(t) θ1 (t) θe(t) Kd 图 10 锁相环的线性相位模型(时域)

?2(t) F(p) K0 p2.2频率合成器及其技术指标

频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度与参考频率是一致的,频率合成器就是用来产生这些频率的部件.

1． 频率范围

频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化范围,也可用覆盖系数k=fomax/fomin表示（k又称之为波段系数）。如果覆盖系数k>2~3时,整个频段可以划分为几个分波段。在频率合成器中,分波段的覆盖系数一般取决于压控振荡器的特性。

2． 频率间隔（频率分辨率）

频率合成器的输出是不连续的。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔又称为频率分辨率。不同用途的频率合成器,对频率间隔的要求是不相同的。

3． 频率转换时间

频率转换时间是指频率合成器从某一个频率转换到另一个频率,并达到稳定

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

所需要的时间。它与采用的频率合成方法有密切的关系。

4． 准确度与频率稳定度

频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。

2.3锁相环频率合成器工作原理

锁相频率合成的基本方法是：锁相环路对高稳定度的参考振荡器锁定，环内串接可编程的程序分频器，通过编程改变程序分频器的分频比N，从而就得到N被参考频率的稳定输出。按上述方式构成的单环锁相频率合成器是锁相频率合成器的基本单元。锁相频率合成器基本框图如图所示：

参考 振荡器 参考分频器 ÷R 鉴相器 PD 低通滤波器 LPF 可变分频器 ÷N 压控振荡器 VCO 输出f0 图11 锁相环频率合成器原理图

锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准(参考)输入信号时, 环路滤波器的输出为零(或为某一固定值) 。这时, 压控振荡器按其固有频率fV 进行自由振荡。当有频率为fR 的参考信号输入时, uR 和uV 同时加到鉴相。如果fR 和fV 相差不大, 鉴相器对uR和uV 进行鉴相的结果, 输出一个与uR 和uV的相位差成正比的误差电压ud , 再经过环路滤波器滤去ud 中的高频成分, 输出一个控制电压uc , uc 将使压控振荡器的频率fV(和相位)发生变化, 朝着参考输入信号的频率靠拢, 最后使fV = fR 。压控振荡器的输出信号与环路的输入信号(参考信号)之间只有一个固定的稳态相位差, 而没有频差存在。相差不再随时间变化, 误差电压为一固定值, 这时环路就进入“锁定”状态。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

此时有: fR = fd fd 是VCO输出频率f0 经N 次分频后得到的, fR 是

参考频率fosc经过R 分频得到的, 即：

fR = fosc/R fd = f0/N

所以, 输出频率

f0 =N ×fR =

N×fosc R这就可以实现按增量fR 来改变输出频率, 实现频率合成, 当然fR 也是可以通过选择不同的R来改变的。

三、确定电路组成方案

原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO

输出信号经可编程分频器（N分频）

后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：

f1/M=f1’=f2/N 故 f2=Nf’1 (f’1为基准频率)

当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。

四、设计方法

4.1、振荡源的设计

用CMOS与非门和1M晶体组成1MHz振荡器，如图14。图中Rf 使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。F1、F2、F3使用CD4049。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

4.2、N分频的设计

方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。

4017构成二、三，┅九等分频器，将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。

方案二：单片CD4522频率合成器构成1-9kHz变化。

CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：

PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不

和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，

则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。用改图

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

电路代替上图中4017部分，组成1－9KHz频率合成器

方案三：用三片4522组成1——999HHZ频率合成器

如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。

1——999HHZ频率合成器 方案比较：

虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比较复杂，但是可以达到1-999KHz的频率变化，所以选择方案三。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

4.3、1KHZ标准信号源设计（即M分频的设计）

根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样就可把1MHz的晶振信号变成1KHz的标准信号。如下图所示：

五、锁相环参数设计

本设计中，M固定，N可变。基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。锁相环锁存范围：

fmax=1M~1.1MHz

fmin=100~1KHz 则fmax/fmin=1K~11K

使用相位比较器PC2

1） 若R2≠∞，则由fmax/fmin=1K-11K 由右图大概确定R2/R1的值约为（1-10）K 选定R1=10KΩ,可得R2=（100-500）KΩ。 选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出

C1=2*10-4uF

2） 若R2=∞，由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v，可得C1=1.5*10-4~2*10-4uF 又 2fc=fmax+fmin=(1000.1~1001)kHz, 2fl=fmax-fmin=(999~999.9)kHz,

T1=R3*C2 最终算出

R3*C2=2π*fl/(2πfc)2 =0.318uF 令R3=10KΩ，则C2≈31.8pF

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

六、仿真图如下

七、焊接图

焊接结果如下图所示：

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

八、调试步骤

1、接上电源后，测试晶振产生的频率f0和经过各次分频后的频率fi。 晶振产生的频第一次十分第二次十分频 第三次十分频 率f0（Hz） 频f1（Hz） f2（Hz） f3（Hz） 1.010M 101.2K 10.10K 1.010K 2、调试焊接电路板，得到如下波形：

3、拨动拨码盘，测输出频率

九、实验遇到问题及解决办法

在做实验过程中碰到一下几个问题： 问题一：开始时，输出一直没有信号

解决办法：首先我先检查了振荡源，M分频，N分频及锁相环模块，先确定是那个模块出了问题。检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。

问题二：振荡源起振后，输出仍然没有信号 解决办法：

1）检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。

2）检查锁相环部分，断开4046的鉴相器输入端（3）脚和4522的连线，让4046的（3）、（4）脚短接，即不分频。4046的（14）脚输入几KHz～几百KHz的CMOS信号，4046的（4）脚输出信号能跟踪（14）脚输入信号，所以锁相部分也正常。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

3）检查N分频，用函发源直接给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频部分，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。

问题三：当频率到700KHz以上时，发现频率偏差范围就比较大，

解决办法：为了使能够调节，我通过一个定值电阻和电位器来作为锁相环的R1和R2。 问题四：为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz？

解决办法：一种是可能锁相环的锁定范围不能达到900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定范围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。

十、心得体会

通过这次课程设计，有助于我们在校中学生更新观念，吸收新的思想与知识。课程设计加深了我与合作伙伴的团队意识，设计中开拓了视野，增长了才干，进一步明确了我们青年学生的成材之路与肩负的历史使命。

选择了电子信息工程为专业的我，在这次课程设计中自然比较关注这一环。虽然在设计中负责比较简单的部分，但能把自己在课堂上学到的知识真正运用出来也使我颇感兴奋!在上课时都是老师在教授，学生听讲，理论部分占主体，而我自己对专业知识也能掌握，本以为到了实践应该能够应付得来，但是在实际中并没想象中如此容易。平时在学校，某个环节错了只要改正一下就没事了，但在设计和焊接过程中，环节绝对不可以出错，因为质量是结果的第一保障。在课堂上，可能会解一道题，算出一个程式就行了，但这里更需要的是与实际相结合，只有理论，没有实际操作，只是在纸上谈兵，是不可能在这个社会上立足的，所以一定要特别小心谨慎。

通过仿真结果可知，利用SystemView软件可以方便、快速地进行通信系统的仿真。通过学习使用SystemView软件我去网上以及图书馆找到软件的学习资料来完善对该软件的认识以及应用。同时在这两周中的学习使我对数字信号处理、高频等几门课程有了进一步的了解，使我加强了动手、思考和解决实际问题的能力。

在设计过程中，暴露出了自己的许多不足，自主解决问题的能力十分欠缺，这在以后得需要我进一步的加强。同时通过这次课程设计让我认识到了团队合作的重要性，并积累了团队合作的一些经验，弥补了自己的一些不足之处，这对以后的工作和解决实际问题都有了很好的帮助。 我感觉本次课程设计我的收获还

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

是颇多的。

信息工程学院 2011级 电子信息工程二班 倪洁 电子信息工程专业综合设计报告

附录：各芯片的管脚图

本文来源：https://www.bwwdw.com/article/ko88.html