2014数字逻辑复习题 - 图文

一、选择题

1．组合逻辑电路通常由（ A ）构成。

A．门电路； B．触发器； C．计数器；D．寄存器。 2．十进制数9的8421BCD码是（ D）。

A．1011； B．1010； C．1100； D．1001。 3．逻辑函数的表示方法中具有唯一性的是（ A ）。

A.真值表； B.逻辑表达式； C.逻辑图； D.VHDL语言。

4．变量ABCDE取值为10011时，某最小项的值为1，则此最小项是（ C ）。

A.ABCDE； B. ABCDE； C. ABCDE； D. ABCDE。 5．下面器件中，（ C ）是易失性存储器。

A. FLASH； B.EPROM； C.DRAM； D.PROM。

6．一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲后的值是（ D A． 1100； B．0100； C．1101； D．0101。 7．能实现从多个输入端中选出一路作为输出的电路称为（ C ）。

A.触发器； B.计数器； C.数据选择器； D.译码器。 8．下面器件中，（ B ）是非易失性存储器。

A. RAM； B.EEPROM； C.DRAM； D.SRAM。 9．下列电路中，不属于组合逻辑电路的是（ D ）。

A．编码器； B．译码器； C．数据选择器； D．计数器。 10．十进制数1997的十六进制数是（ A ）。

A. 7CDH； B. 8CEH； C.9ABH； D.747H。 11．实现一个十进制的可逆计数器，至少需要（ 4 ）个触发器。

A.3； B. 4； C. 5； D.6。 12．十六路数据选择器的地址输入端有（ 4 ）个。

A.16个； B.2个； C.4个； D.8个。 13．32K×8位SRAM芯片，地址线和数据线分别为（ C ）条

A．32和8； B．16和8； C．15和8； D．14和8。 14．某RAM的地址线为11位， 数据线为8位，则存储容量为（ 2 ）KB。

A.16； B. 8； C. 4； D. 2 15．JK触发器在CP脉冲作用下，欲使Q

n+1

=———

Qn，则输入信号应为（ C ）。

。 ）

A．J?K?0； B．J?Q，K?Q； C．J?Q，K?Q； D．J?Q，K?0。 16．八进制数(573.7)8的十六进制数是（ D ）。

A.(17C.7)16； B.( 17C.E)16； C.(17B.7)16； D.(17B.E)16。 17．用2K×8的SRAM芯片，构成4K×32的存储器时，需要（ B ）片。

A. 4； B. 8； C. 16 ； D. 32。

18．用n个触发器构成的计数器，可得到的最大计数模为（ C ）。

A.n； B.2*n； C.2n ； D. 2n+1 。

19．用四选一数据选择器实现函数Y=AB+AB，应使（ A ）。

A.D0=D2=0，D1=D3=1； B. D0=D2=1，D1=D3=0； C.D0=D1=0，D2=D3=1； D. D0=D1=1，D2=D3=0。 20下列门电路中，功耗最小的是（ B ）。

A.NMOS； B.CMOS； C.TTL； D.ECL。

—

二、判断题

1．余3码属于有权码。（×） 2．格雷码属于有权码。（×）

3．一个四输入与非门，使其输出为0的输入变量取值组合有1种。（√） 4．一个四输入或非门，使其输出为1的输入变量取值组合有1种。（√） 5．异步时序电路没有统一的时钟脉冲控制。（√） 6．同步时序电路没有统一的时钟脉冲控制。（×） 7．最小项ABCD的相邻最小项共有16个。（×）

8．EPROM芯片每次读出后，存储器内容会发生变化。（×） 9．组合逻辑电路由计数器组合而成的电路。（×） 10．全加器属于时序电路。（×）

11．DRAM芯片每次读出后，存储器内容不会发生变化。（√） 12．停电重新上电后，EEPROM存储器内容会发生变化。（× ） 13．CMOS 逻辑门电路可以直连TTL负载（√）

14．TTL 逻辑门电路不可以直连74HC系列的CMOS负载 （√）

15．TTL 逻辑门电路可以直连74HCT 系列的CMOS负载（√） 16．普通门电路的输出端不能直接相连。（√） 17．OD门的输出端可以直接相连。（√） 19．三态门的输出端可以直接相连。（√） 20．与门多余端应接电源。（√） 21．或门多余端应接地。（√）

三、填空题

1．电子技术的发展主要经历了电子管、晶体三极管、集成电路、大规模和超大集成电路4个阶段

2．按照芯片的集成度不同，集成电路可分为：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）和甚大规模（ULSI）

3．采用5V电源的CMOS器件的高电平范围为 3.5 ~ -5V，低电平范围为： 0 ~ 1.5 V。 4．采用5V电源的TTL器件的高电平范围为 2 ~ 5 V，低电平范围为： 0 ~ 0.8 V。 5．串行通信中每秒传送的数据位数称为 数据率（或波特率）。

6．逻辑代数中有三条基本的规则，分别是：代入规则、反演规则和对偶规则 7．使用代数法化简逻辑函数时，常采用 并项法（利用A +A=1）、吸收法（A+AB=A）、消去法（A+AB = A+B）和配项法（A = A(B+B) ）等。 8．n个逻辑变量的函数总共有2n 个最小项。

9．任何逻辑函数都等于卡诺图中为 1 的方格所对应的最小项之和。

10．按工艺技术不同，目前常用的数字集成电路可分为三种，分别为CMOS、TTL和ECL 11．与TTL相比，CMOS集成电路主要优点有：功耗低、工作电压范围宽、抗干扰能力强、集成度高、成本低等。

12． CMOS电路目前是占主导地位的逻辑器件

13． ECL电路的特点是：工作速度极高、功耗也比较高，不适合用在大规模集成电路中。

14．集成电路有四个电压参数，分别为：输入低电平VIL、输入高电平VIH、输出低电平

—

—

—

VOL 和输出高电平VOH 15．通常将最大干扰信号的幅度称为噪声容限。

16．高电平噪声容限定义为：VNH = VOH --VIH，低电平噪声容限定义为：VNL = VIL - VOL。

17．集成电路的功耗分为：静态功耗 和 动态功耗

18．CMOS电路的动态功耗正比于转换频率 和 电源电压的平方。 19．门电路的扇入数是指的是 输入端的个数

20．门电路的扇出数指的是：在正常工作情况下，所能带同类门电路的最大数目。 21．集成电路的4个电流参数分别是：高电平输入电流 IIH、低电平输入电流IIL、高电平输出电流 IOH和低电平输出电流IOL。 22．使用漏极开路门时需要外接 上拉电阻

23．逻辑函数可以有多种表示方式，如真值表、逻辑表达式、逻辑图、波形图和卡诺图等。

24．逻辑函数的化简有代数化简法 和 卡诺图化简法。

25．OD门的功能主要有：实现“线与”、驱动发光二极管 和 实现电平转换。 26．传输门（TG）又称为模拟开关，它既可以传输模拟信号，又可以传输数字信号。 27．当传输门的 C端接 高电平、C端接 低电平 时，传输门相当于开关断开。 28．当传输门的 C 端接 低电平、C端接 高电平 时，传输门相当于开关闭合。 29．BICMOS电路具有输入阻抗高 、 输出驱动能力强等优点。

30．各种门电路之间相接口时，扇出数要满足：灌电流时，IOL ≥ IIL (total)；拉电流时，IOH ≥ IIH (total) 。

31．各种门电路之间相接口时，逻辑电平要满足：VOH ≥ VIH、VOL ≤ VIL 。 32．按照电路结构和工作原理不同，数字部件可分为 组合逻辑电路 和 时序逻辑电路。 33．用一个二进制代码表示特定含义的信息称为 编码。

34．将有特定含义的二制制码转换成对应的输出信号的过程称为 译码。 35．按功能的不同，译码器可分为：唯一地址译码器 和 代码译码器。 36．唯一地址译码有n 个输入时，有2n 个输出。

37．将公共数据线上的数据根据需要送到不同的通道上称为数据分配。 38．根据需要将多路数据中的某一种送到公共数据线上称为数据选择

——

39．完成两个1位二进制数相加的电路称为半加器。

40 SRAM 芯片6264有13条地址线和 8条数据线，则它的容量为 8K×8=8KB；

42．锁存器是对电平敏感的器件，而触发器为对上升沿或下降沿敏感的器件 43．触发器的逻辑功能可用特性方程、特性表、状态图和时序图来描述。 44．1个触发器可存储1位二进制信息，存储n位二进制信息需要n个触发器。 46．计数器的容量也称为 模 ，一个计数器的状态数等于其 模 数。

47．按功能不同，存储器可分为：随机存取存储器（RAM）、只读存储器（ROM）和 非易失性存储器（NVRAM ）

48．断电后RAM 中的信息会丢失。

49．随机存取存储器（RAM）可分为：静态RAM（SRAM）和 动态RAM（DRAM）。 50．存储容量是指存储器能够存放的二进制数的位数。

51．某并行接口的存储器芯片有M条地址线和N条数据线，则它的存储容量为：2M * N 52．单稳态触发器一般用于 定时、延时 和 噪声消除等。

54．最常见的触发器可分为D触发器、JK触发器、T触发器 和 T’触发器。 55．组合逻辑电路研究的重点是输出与输入信号之间的关系； 56．时序逻辑电路研究的重点是电路状态的转换。 57．组合逻辑电路的输出仅与输入信号有关；

58．时序电路的输出变化不仅与输入信号有关，而且也与电路的当前状态有关。 59．按照时钟信号连接方式的不同，时序逻辑电路可分为 同步时序逻辑电路 和 异步时序逻辑电路

60．如果电路中所有触发器的CP端都并连在一起，则称为：同步时序逻辑电路。 61．如果电路中所有触发器的CP端没有并连在一起，则称为：异步时序逻辑电路。 62．时序逻辑电路的功能可用四种方法来表示：分别是： 逻辑方程组、 状态表、 状态图 和 时序图；

63．CMOS三态门的输出有3种状态，分别是高电平、低电平和高阻状态。

64．常用的中规模组合逻辑器件有：编码器、译码器、数据选择器、数据分配器、加法器和数据比较器等。

本文来源：https://www.bwwdw.com/article/kmbh.html