数字电子技术实验指导书

目录

实验一门电路实验 (2)

实验二组合逻辑电路的分析与设计 (14)

实验三译码器、显示器及其应用 (18)

实验四集成触发器及其时序逻辑电路 (25)

实验五集成计数器及其应用与设计 (31)

实验六多谐振荡器 (34)

实验七单稳态触发器与施密特触发器及其应用 (38)

实验八555时基电路及其应用 (42)

实验九移位寄存器及其应用 (44)

实验十数字频率计的设计 (51)

实验十一D/A、A/D转换器 (59)

实验十二脉冲分配器及其应用 (65)

实验十三数字电子钟的设计 (69)

实验十四拔河游戏机 (73)

实验十五四位加法器 (77)

实验十六数控增益放大器 (81)

附录（一） MAXPLUSII基本使用 (83)

附录（二） VHDL简明教程 (91)

附录（三）部分集成电路引脚排列 (112)

实验一：门电路实验

一、实验目的

1、熟悉TTL和CMOS与非门电路主要参数的含义与其测试方法，并通过功能测试

确定其好坏。

2、熟悉数字逻辑电路实验仪的基本原理和使用方法。

3、了解与非门、三态门、OC门的逻辑功能。

二、实验预习要求

1、复习门电路的工作原理。

2、熟悉实验用各集成门电路引脚功能。

3、画出实验内容的测试电路与数据记录表格。

三、实验条件

1、DZX—2型电子学综合实验装置

2、双踪示波器

1

2 3、元器件：74LS20、CC4011、电位器、电阻等。

四、实验原理、方法和手段

集成逻辑门电路是数字电路中应用十分广泛的最基本的一类器件。为了合理地使用和充分利用其功能，必须对它的主要参数和逻辑功能进行测试。

(一)TTL 与非门主要参数

实验使用的TTL 集成门电路74LS2O 是双4输入端与非门。即在一块集成块内含有两个互相独立的与非门，每个与非门有4个输入端。74LS20的外引线排列、内部电路图如图1.1所示。图(a)中以左边的缺口为标志，逆时针数，即为管脚的顺序号。74LS20 (2

1)的逻辑图如图1.2所示，逻辑表达式为 ABCD Q

(a) (b)

图1.1 74LS20 4输入端双与非门引线排列和内部电路图

图1.2 74LS20 (2

1)逻辑图 74LS20 4输入端双与非门主要电参数规范如表1.1所列。

表1.1 74LS20 4输入端双与非门主要电参数 参

数 名 称 和 符

号

规范值 单位 测 试 条 件 直 流 参 数 通电电源电

流 I ccL ≤14 mA V CC =5.5V,输入端悬空，输出端空

载。

截止电源电流 I ccH ≤7 mA

V CC =5.5V,输入端接地，输出端空

载。

低电平输入

电流I iL≤1.6 mA

V CC=5.5V,被测输入端接地，其它

输入端悬空，输出端空载。

高电平输入

电流I iH

≤50 μA

V CC=5.5V,被测输入端V in=2.4V，其

它输入端接地，输出端空载。

≤1 mA

V CC=5.5V,被测输入端V in=5.5V，其

它输入端接地，输出端空载。

输出高电平V CH≤2.4 V V CC=4.5V,被测输入端V in=0.8V，其它输入端悬空，I OH=400μA。

输出低电平V OL≤0.4 V V CC=4.5V,输入端V in=2.0V。

I OL=12.8mA。

扇出N0≥8 同V OH和V OL。

交流参数平均传输延

迟时间

t pd≤40

≤

20

ns

V CC=5.0V,被测输入端输入信号：

V m=3.0V、f=2MHz、t r t f=10~15ns、

t w=0.25μs；其它输入端接2.4V。

R L=300Ω、C L=21pF、BG为3DK3B

（bc短接）。

1、空载通导电流I ccL与空载截止电流I ccH

L ccL是指输入端全部悬空，输出端空载，与非门处于导通状态时电源供给的电流。I ccH是指输入端接低电平，输出端空载，与非门处于截止状态时电源供给的电流。I ccL和I ccH的大小标志着与非门电路在静态情况下功耗的大小，空载通导功耗P ccL=I ccL·V cc和空载截止功耗，P ccH=I ccH·V cc，P ccL和P ccH越小越好。

2、低电平输入电流I iL

IiL是指当一个输入端接地，而其他输入端悬空时，流向接地端的电流，又称输入入短路电流。I iL的大小关系到前一级门电路能带动负载的个数。注意I iL 过大或过小都不好。若I iL太大，增加了前一级的负载，使前一级驱动门的个数减少；I iL太小，说明集成电路也有问题，不能正常工作。

3、高电平输入电流I iH

I iH是指当一个输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流，又称输入交叉漏电流。它主要由多发射极管的寄生的NPN管效应及漏电流引起的，主要作为前级门输出为高电平拉电流。当I iH太大时，就会因为“拉出”电流太大，而使前级门输出高电平降低。

4、输入开门电平V ON和关门电平V OFF

V ON是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输入电压。换句话说，为了使与非门处于导通状态，输入电平必须大于V ON。 V OFF是指使与非门输出处于高电平状态所允许的最大输入电压。

TTL与非门电路的电压传输特性表示输入电压逐渐升到高电平时，输出电压

3

4 的变化。在TTL 与非门的电压传输特性中，若V ON 和V OFF 两个数值越靠近，越接近同一数值(阀值电平V T )，则说明与非门电路的特性曲线转换愈陡，抗干扰能力愈强。

5、输出高电平V OH 和输出低电平V OL

V OH 是指与非门一个以上的输入端接低电平或接地时，输出电压的大小。此时门电路处于截止状态。如输出空载，V OH 在3.6V 左右，当输出端接有拉电流负载时，V OH 将降低。

V OL 是指与非门的所有输入端均接高电平时，输出电压的大小。此时门电路处于导通状态。V OL 的大小主要由T 5管的饱和深度和外接负载的灌电流来决定。

6、扇出系数N 0

N 0是指输出端负载能力的一项参数，它表示驱动同类型门电路的数目。N 0的大小主要受输出低电平时，输出端允许灌入的最大负载电流的限制，如灌入的负载电流超出该数值，输出低电平将显著提高，导致下级逻辑电路的错误动作。

7、平均传输延迟时间t pd

t pd 是指与非门输出波形相对于输入波形的延时。如图1.3所示，v i 为输入波形，v 0为输出波形。若导通延时t pdL 为输出波形下降边沿的50%相对于输入波形上升边沿的50%之

图1.3 平均延迟时间的定义

间的时间间隔，而截止延时t pdH 为输出波50%相对于输入波形下降边沿的50%之间的时间间隔，平均延时就是tpd= 2

1(t pdL +t pdH ) 平均传输延时是衡量门电路开关速度的一个重要指标。TTL 电路的t pd 一般在10ns 到40ns 之间。

8、与非门逻辑功能测试

基本测试方法是按真值表逐项进行。但有时按真值表测试似嫌多余。根据与非门的逻辑功能可知，当输入端全为高电平时，输出是低电平；当有一个或几个

输入端为低电平时，输出为高电平。例如74LS20有四个输入端，它有十六个最小项，实际测试只要对输入1111、1011、1101、1110、0111五项检测就可判断其逻辑功能是否正常。

TTL与非门闲置(多余)输入端的处理方法：在测试时，为了方便起见，往往把输入端悬空，相当于正逻辑1电平。但在复杂电路中，为了避免可能招致的干扰，一般不让这些多余输入端悬空，而应将它们通过适当阻值的电阻接到电源V cc或与其他输入端并联使用。

(二)CMOS与非门主要参数

实验中测试时用CC4011与非门或74HC00。其参数见表1.2。

表1.2 CMOS四2输入与非门CC4011的主要参数

参数符号

74HC00

单

位最

小

典型

最

大

静态器件电流I D四个门8 μA

输出驱动能力N0驱动TTL门的

个数

10 个

噪声容限V N ≈2（VDD×

40%）

V

输出高电平V OH V 输出低电平V OL0.1 V 平均传输延迟t pd8 ns 输入电容C1 3.5 PF 1、功耗

器件总功耗P tot由静态功耗P D与动态功耗P a两部分组成：

P tot = P D + P a

静态功耗是指器件工作在稳定状态时电源电压与流向器件内部的电源静态电流的乘积：

P D = V DD I D

其功耗极微，约在微瓦级。

5

动态功耗是指器件在状态转换过程中消耗的功率。它与工作电源电压高低、电路的工作频率、输入信号的边沿时间长短和输出负载电容大小等因素有关，它由下面两种功耗组成。

瞬时导通功耗P rc。它是在状态转换过程中，器件内部流过较大电流形成的功耗。这种功耗与电源电压、工作频率和输入信号的边沿时间密切相关。

输出电容充放电功耗P C。它是状态转换过程中，器件向输出电容(包括负载电容)进行充放电所消耗的功率。这种功率与电源电压、工作频率和输出电容密切相关。

P a = P rc + P c

P tot = P D + P rc + P c

2、驱动能力

CMOS电路具有极高的输入阻抗。虽然电路输入端内部接有保护网络，但在正常工作条件下，等效输入电阻仍大于108Ω，要求的驱动电流I l≈0.1μA。

电路的输入电流值比TTL电路的小得多，在+5V电源电压下，输出电流约为500μA。如果以这个电流来驱动同类门电路，其扇出系数将非常大。因此，一般在工作频率较低时，根本不需要考虑该项参数。随着工作频率提高，后级门的输入电容将成为主要负载，使其扇出能力受到限制。在较高频率工作时，CMOS电路的扇出系数一般取10～20。

3、电压传输特性(与非门为例。且V ss接地)

电压传输特性是表示输出电压V0与输入电压V I之间关系。用特性曲线表示，从曲线是上可以直接读得下述参数。

输出高电平电压值V oH，通常近似等于V DD。其允许的最小输出高电平电压值V oH(min)=0.9V DD。

输出低电压值V oL，通常应近似等于0V(V ss)。其允许的最大输出低电平电压值V oL(max)=0.1V DD。

最小输入高电平电压值V lH(min)是指；当输入电压大于此值时，输出必为低电平。

最大输入低电平电压值V LL(max)是指；当输入电压小于此值时，输出必为高电平。

直流噪声容限

6

7 V NH =V oH(min)-V lH(min)

V NL =V LL(max)-V oL(max)

通常可以用电源电V DD 的30%来估算。对于电源电压为+5V 的器件，V NL ≈V NH ≈

1.5V 。由此可见，提高电源电压是提高器件抗干扰能力的有效措施。

(三)集电极开路门和三态门的使用

数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻辑功能，普通TTL 门电路的输出端是不允许直接连接的，因为它们的输出部分是推拉式电路(也称图腾柱结构)，无论输出高电平还是低电平，输出阻抗都很低。在输出端连在一起的两个门中，如果门A 输出高电平，门B 输出低电平，将有一个很大的电流i 经门A 的T3A 管流入门B 的TAB 管，这样不仅会造成电路逻辑混乱，而且门A 的T3A 管可能因功耗太大而损坏。

集电极开路门和三态门是两种特殊的TTL 电路，它们允许把输出端互相连在一起使用。

1、集电极开路门(Open Collector,又称OC 门)

集电极开路与非门的电路图1.4所示，其输出管T 3的集电极是悬空的，工作时需通过外接负载电阻R L 接入电源EC(由于E C 与器件电源V cc 分开，所以可以任意选择其电压值，但不可超过器件规定的T 3管的耐压值)。

图1.4 集电极开路与非门 图1.5 OC 门的线与应用 由两个与非门(OC)输出端相连组成的电路如图1.5所示。它们的输出 21212121B B A A B B A A Y Y Y B A +=?=?=

即把两个与非门的输出相与(称为线与)，完成与或非的逻辑功能。如果由n 个OC 门线与驱动N 个TTL 与非门(见图1.6)，则负载电阻R L 可以根据线与的与非门(OC)数目n 和负载门的项目N 进行选择。为保证输出电平符合逻辑要求，

RL

8 的数值选择范围为

IH 'CER OH C max L I N nI V E R +-=

IL LM OL C L NI I V E R --=min

图1.6 集电极开路门RL 值的确定

式中

I CER ——OC 门输出管的截止漏电流(约50μA)；

I LM ——OC 输出管允许的最大负载电流(约20mA)；

I IL ——负载门的低电平输入电流(＜1.6mA)；

I IH ——负载门的高电平输入电流(＜50μA)；

E C ——负载电阻所接的外电源电压；

n ——线与输出的OC 门的个数；

N ——负载门的个数；

N ′——负载门电路输入端总个数。

R L 值的大小会影响输出波形的边沿时间，在工作速度较高时，R L 的取值应接近R Lmin 。

由于集电极开路门具有上述特性，因而获得了广泛的应用，如：

(1)利用电路的线与特性方便地完成某些特定的逻辑功能；

9 (2)实现多路信息采集，使两路以上的信息共用一个传输通道(总线)；

(3)实现逻辑电平的转换，例如，用TTL(OC)门驱动CMOS 电路的电平转换。

2、三态门(Tristate,又称3S 门)

三态门除了通常的高电平和低电压两种输出状态外，还有第三种输出状态——高阻态。处于高阻态时，电路与负载之间相当于开路。它有一个控制端(又称使能端)E 。E =0为正常工作状态，实现Y=A 的功能；E =1为禁止工作状态，Y 输出呈高阻状态。这种在控制端加0信号时电路才能正常工作的工作方式称电平使能。

三态电路主要用途之一是实现总线传输。即用一个传输通道(称为总线)，以选通方式传送多路信息(图1.7)。使用时，要求只要需要传输信息的那个三态门的控制端处于使能状态(E =0)，其余各门皆处于禁止状态(E =1)。显然，若同时有两个或两个以上三态门的控制端处于使能状态时，会出现与普通TTL 门线与运用时同样的问题，因而是绝对不允许的。

图1.7 总线应用电路图

3、思考题

(1)用集电极开路与非门实现异或逻辑。

(a)计算该电路的外接负载电阻R Lmax 和R Lmin 值。

(b)取其中适当的标称值作RL ，连接电路，测试该电路的逻辑功能。

(2)用普通万用电表怎样判断三态电路处于输出高阻状态?

(3)使用T1125实现如图1.8所示的1bit 双向传输总线，验证该电路功能。

图1.8 1bit双向传输总线

(四)TTL、CMOS接口电路与测试

1、与TTL接口问题：对于用74LS系列TTL组成的电路，全部TTL集成电路均可用74HC系列的CMOS集成电路替换。若电路为TTL与CMOS混用时，同74HC 系列驱动74LS系列与非门，可直接连接；但74LS系列TTL驱动CMOS与非门则不能直接连接，因74LS的输出高电平V OH=2.7V，而CMOS要求的输入高电平V IH=3.5V，所以需将TTL输出端用电阻R接至电源，提高其输出电平。

2、TTL与CMOS接口：CMOS驱动TTL。按图1.9(a)接线，测1、2和3点电平。

（a）CMOS门驱动TTL门（b）TTL门驱动CMOS门

图1.9 74LS系列TTL门与74HC系列CMOS门接口

TTL驱动CMOS。按图1.9(b)接线，测1、2和3点电平。去掉10kΩ电阻后再测1、2和3点电平。

3、CMOS电路使用的注意事项

由于CMOS电路的输入阻抗高，容易感应上较高电压，造成绝缘栅损坏。即使内部设有保护电路，太大的瞬变信号也可能使保护电路失去作用，严重时还会损坏器件。因此使用时应注意以下几点：

(1)电烙铁和测量仪器必须接地良好。

(2)多余或临时不用的闲置输入端不能悬空。因为栅极悬空容易静电感应，

10

从而击穿，造成永久性损坏；或者受到外界干扰，电路工作极不稳定。门电路通常用两种处理方法，一是闲置的输入端直接到V DD(与非门)或V SS(或非门)，如电源稳定性较差，可通过一只数百kΩ的电阻相接。二是将它们的输入端并联。要注意不同的接法，会引起门电路传输特性变化，影响噪声容限V NH和V NL的值。

(3)输入信号电平应在V SS≤V i≤V DD范围内。如信号源与CMOS合用两组电源，则应先开CMOS电源并最后关闭CMOS电源。

(4)电源V DD接正极，V SS接负极，不得接反。

五、实验内容与步骤

(一)TTL与非门直流参数的测试(测试时取电源电压V CC=5V；注意电流表档次，所选量程应大于器件电参数规范值)。

1、导通电源电流I ccL测试条件：输入端均悬空，输出端空载。测试电路按

图1.10(a)连接。

图1.4 I ccL、I iL、I iH测试电路

图1.10 测试电路图

2、低电平输入电流I iL测试条件：被测输入端通过电流表接地，其余输入端悬空，输出空载。测试电路按图1.10(b)连接。

3、高电平输入电流I iH测试条件：被测输入端通过电流表接电源电压V cc，其余输入端均接地，输出空载。测试电路按图1.10(c)连接。

4、电压传输特性：测试电路按图1.11连接。接表1.3所列各输入电压值逐蹼进行测量，各输入电压值通过调节电位器R W取得。将测试结果列表记录，并根据实测数据，作出电压传输特性曲线，然后从曲线上读出V oH、V oL、V on、V off、V T及V NH、V NL等参数。

表1.3 与非门电压传输特性测试表

V i(V) 0 0.4 1.0 1.1 1.2 1.3 1.35 1.4 1.5 2.0 2.4 3.0

11

12 V 0(V)

5、扇出系数N 0：测试条件：所有输入端悬空，负载R L 为可变电阻。测试电路按图 1.12连接。调节R L ，使输出电压V oL =0.4V ，测出此时的I oL ，再按公式IL OL O I I N 求得N 0。

图1.11 电压传输特性测试电路 图1.12 扇出系数测试电路

6、平均延迟时间t pd 的测试

测t pd 一般采用环形振荡器法，测试原理电路及波形如图

1.13(a)、(b)所示。图(a)中与非门1、2为标准门，t pd1和t pd2是已知的(可预先在高精度的双踪示波器上测出)，门3是被测门。三个与非门构成一个环形振荡电路。点(3)和点(3′)的波形是同一波形，由图(b)可知，振荡波形的周期为：T=t PHL1+t PLH2+t PHL3+t PLH1+t PHL2+t PLH3=2t pd1+t pd2+t pd3

(在一个振荡周期内每个门经过两次延时)

(a) (b)

图1.13 平均延迟时间测试电路及波形

从数字频率计上可以读出振荡频率f(也可用示波器测出周期T)，即可算出被测门的平均延迟时间：

T=

1=2(t pd1+t pd2)+2t pd3

f

t pd3=

1-(t pd1+t pd2)

f

t pd3=

T-(t pd1+t pd2)

2

(二)与非门逻辑功能的测试

按表1.4测试74LS20的功能，输入A、B、C、D为1，输出是低电平；当有一个或几个输入端为低电平时，输出为高电平。例如74LS20有四输入端，它有十六个最小项，实际测试只要通过对输入1111、1011、1101、1110、0111五项检测就可判断其逻辑功能是否正常。

表1.4 与非门功能测试表

输入输入

A B C D F

1 1 1 1

0 1 1 1

1 0 1 1

1 1 0 1

1 1 1 0

六、思考题

1、为什么TTL与非门输入端悬空相当于输入“1”电平?

2、CMOS与非门的输入端悬空是否作为逻辑1使用?

3、两个TTL与非门和CMOS与非门，其各输出端是否可以直接连在一起使用?为什么?

4、测量扇出系数N0的原理是什么?为什么计算中只考虑输出低电平时的负载电流值，而不考虑输出高电平时的负载电流值?

七、实验报告

13

(一)列表记录、整理实验结果。

(二)画出测试74LS20与非门各参数的原理图，并注明测试的条件。画出实测的电压传输特性，并从其上读出各有关参数值。

实验二：组合逻辑电路的分析与设计

一、实验目的

1、熟练掌握组合逻辑电路的分析、设计与测试的基本方法，掌握常用集成

组合逻辑器件的逻辑功能以及使用方法。

2、理解常用集成组合逻辑器件的工作原理。

3、了解组合逻辑电路中的竞争与冒险。

二、实验预习要求

1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图

2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？

三、实验条件

1、DZX—2型电子学综合实验装置

2、+5V直流电源，逻辑笔

3、元器件：CD4011或74LS00、74LS20等

四、实验原理、方法和手段

14

组合逻辑电路的逻辑功能特点是任一时刻的稳定输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来所处的状态无关。组合逻辑电路的结构特点是逻辑电路全部由门电路组成，电路中没有记忆单元，而且由输出到各级门的输入之间也无任何反馈线。

组合逻辑电路的设计也称为组合逻辑电路的综合，就是根据给定的实际的逻辑命题，求出实现其逻辑功能的逻辑电路。

五、实验内容

1、试用逻辑门设计一个血型关系检测电路，用以检测输血者与受血者之间的关系。

人类有O、A、B、AB四种基本血型，输血者与受血者的血型必须符合下列原则：O型血可以输给任意血型的人，但O型血的人只能接受O型血；A型血能输给A型和AB型血的人，而A型血的人只能接受A型和O型血；B型血能输给B 型和AB型血的人, 而B型血的人只能接受B型和O型血；AB型血只能输给AB 血型的人，但AB血型的人可以接受所有血型的血。（提示：用变量A、B的四种组合来表示输血者的O型、A型、B型、AB型四种血型，用变量C、D的四种组合来表示受血者O型、A型、B型、AB型的四种血型。）

2、试用逻辑门设计一个四人表决电路。即三人以上（包括三人）表决有效。

3、试用逻辑门设计一个判断三台仪器设备的工作状态。即只有一台设备出现故障时，则第一个故障指示灯闪烁报警；若两台设备出现故障时，则第二个故障指示灯闪烁报警；当三台设备都出现故障时，则二个故障指示灯都闪烁报警。

要求：根据题意列出真值表。

由真值表写出逻辑函数的与或表达式。

对逻辑函数表达式进行化简或变换

根据化简和变换后的逻辑函数表达式画出理论逻辑图。

选取器件实现组合逻辑电路并记录实验结果。

六、思考题

1、什么是组合逻辑电路中的竞争、冒险现象？

2、什么是逻辑冒险？

七、实验报告

1、写出预习报告。

2、将实验数据记入实验记录本。

3、按实验内容的要求写出实验报告。

15

4、回答思考题。

5、对本次实验的看法。

实验三：译码器、显示器及其应用

一、实验目的

1、掌握中、小规模集成译码器的逻辑功能和使用方法

2、熟悉数码管的使用

二、实验预习要求

1、复习有关译码器和分配器的原理。

2、根据实验任务，画出所需的实验电路及记录表格。

三、实验条件

1、DZX—2型电子学综合实验装置。

2、双踪示波器，连续脉冲源，单次脉冲源。

3、元器件74LS138×2，CC4028，CC4511，共阴极数码管，电阻等。

四、实验内容与步骤

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器的数字系统中有广泛的用途，不仅用于代码的转换，终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。

16

(1) 以3线-8线译码器74LS138逻辑功能测试及其应用，图3.1引脚排列图。

图3.1 3-8译码器74LS138引脚排列

其中A2、A1、A0为地址输入端，Y0～Y7是译码输出端，S1、S2、S3是使能端。

a. 将译码器使能端S1、S2、S3及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个输出端Y7…Y0依次连接在0-1指示器的八个输入口上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能,并把结果纪录表3.1中。

表3.1 74LS138的逻辑功能

输入输出

S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7

1 0 0 0 0

1 0 0 0 1

1 0 0 1 0

1 0 0 1 1

1 0 1 0 0

1 0 1 0 1

1 0 1 1 0

1 0 1 1 1

0 ××××

× 1 ×××

b. 二进制译码实际上了是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图

17

18 3.2所示。若在S 1输入端输入数据信息，S 2=S 3=0，地址码所对应的输出是S 1数据信息的反码；若从S 2输入端输入数据信息，令S 1=1,S 3=0，地址码所对应的输出就是S 2端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

图3.2 作数据分配器 图3.3实现逻辑函数

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

c. 二进制译码器还能方便地实现逻辑函数，如图3.3所示，实现的逻辑函数是AB C C B A C B A C B A Z +++=

利用使能方便地将两个3/8译码器组合成一个4/16译码器，如图3.4所示。

图3.4 用两片74LS138组合成4/16译码器

(2)二—十进制译码器CC4028等

它能将输入的4位二进制数表示的二—十进制数译成十进制数，其逻辑图及引脚功能如图3.5所示。

图3.5 CC4028逻辑图及引脚功能

其中A3A2A1A0是地址输入端，Y0～Y9是译码输出端，由逻辑图可知，CC4028的输出能拒绝伪码，当输入为1010～1111时，所有输出全为1。

此外，CC4028没有使能端，因此不能作多路分配器使用。但若用A2A1A0作地址输入端，Y8、Y9闲置不用，A3可以作为使能端作用，此时的CC4028变成了3/8译码器，A3的选通功能与74LS138的S2、S3相同，为低电平使能。所以CC4028不仅可作为一般译码器使用，也可以作多路分配器使用和实现逻辑函数多种功能。

(3)数码显示与译码器

(a)共阴连接(“1”电平驱动) (b)共阳连接(“0”电平驱动)

(C)符号及引脚功

图3.6 LED数码管

a. 七段发光二极管(LED)数码管

LED数码管是目前最常用的数字显示品，图3.6(a)、(b)为共阴管和共阳管

19

的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降，随显示光(通常为红、黄、橙色)的颜色不同略有差别，通常约为2～2.5V，每个发光二级管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

b. BCD码七段译码驱动器

此类译码器型号有74LS47(共阳)，74LS48(共阴)，CC4511(共阴)等，本实验系采用CC4511 BCD码锁存/七段译码/驱动器。驱动共阴极LED数码管，图3.7为CC4511引脚图。

CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为0，数码管熄灭。

图3.7 CC4511引脚图

(其中A、B、C、D——BCD码输入端

a、b、c、6、d、e、f、g——译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。

LT——测试输入端，LT =“0”时，译码输出全为“1”

BI——消隐输入端，BI =“0”时，译码输出全为“0”

LE——锁定端，LE=“1”时译码器处于锁下(保持)状态，译码输出保持在LE=0时的数值，LE=0为正常译码)

将实验箱中的拨码开关的输出Ai、Bi、Ci、Di分别接至显示译码/驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表输入的要求揿动拨码开关的增减键(“+”“-”键)和操作三个开关，观测码盘上的数与LED数码管显示的对应数字是否一致，测试CC4511功能表，并把结果填入表3.2中。

表3.2

20

21

输 入

输 出

LE

BI

LT

D C

B

A

a b c d

e f g 显示 × × 0 × × × × × 0 1 × × × × 0 1 1 0 0 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1

1

1

1

1

1

1

1 1 × × × ×

译码器CC4511和数码管BS202之间的连接。实验时，只要接通+5V 电源和将十进制数的BCD 码接至译码器的相应输入端A 、B 、C 、D 即可显示0～9的数字。四位数码管可接受四组BCD 码输入。CC4511与LED 数码管的连接如图3.8所示。

本文来源：https://www.bwwdw.com/article/kl8q.html