数字电子课程学习指导

现代远程教育

课 程 学 习 指 导 书

作者：苏士美

1

《数字电子》

《数字电子》课程学习指导书

第一章 数字逻辑基础

（一）本章学习目标

1．理解数字信号和模拟信号的区别；理解数字电路的特点和分类。 2．熟练掌握二、十、十六进制数之间的转换。

3．熟练掌握8421BCD码，余3BCD编码，一般了解其他的BCD码。

4．学会三种基本逻辑运算和常用的复合逻辑运算，并能运用各种逻辑运算。 5．理解逻辑变量、逻辑函数，掌握逻辑函数的功能描述方法。

（二）本章重点、要点

重点：常用数制及其转换，常用BCD码，各种常用逻辑运算的符号、表达式、真值表。 要点：

数字电路按照电路结构和工作原理的不同分为组合逻辑电路和时序逻辑电路两大类。 数字电路常用二极管、三极管、场效应管作为开关元件。

模拟信号是时间连续、数值也连续的物理量；数字信号在时间和数值上均是离散的，常用数字0和1来表示。

常用的数制有十进制、二进制、十六进制数。

8421BCD码是指用四位二进制码中的前十种组合0000～1001来表示十进制数的十个数码；余3BCD码是用0011～1100十种组合来表示十进制数的十个数码。

数字电路中三种基本的逻辑运算是与（逻辑乘）运算、或（逻辑加）运算、非（反）运算。常用的复合逻辑运算有与非、或非、与或非、异或等运算。

（三）本章练习题或思考题

1．将下列十进制数分别转换为二进制数、8421BCD码。

（1）46， （2）57， （3）31

2．将下列二进制数分别转换为十六进制数、十进制数。

（1）101001101110.0101， （2）0110110， （3）111001

3．将下列十六进制数分别转换为二进制数、十进制数。

（1）A6E， （2）2F， （3）46

4．分别下列写出8421BCD码所对应的十进制数。

（1）0011， （2）10000110， （3）01001001.0110

5．分别写出逻辑与、或、非、与非、或非、异或运算的逻辑表达式，并画出相应的逻辑符号。

6．如图1.1所示，写出各电路的逻辑表达式，并列出各电路的真值表。

L1&≥1L2=L3A BA B CA B

图1.1

2

7．如图1.2所示，写出各图的逻辑表达式，并对应输入A、B画出L1、L2、L3的波形。

AB&L1AAB=1BL2A“1”B&≥1L3图1.2

第二章 逻辑门电路

（一）本章学习目标

1．理解二极管、三极管的开关特性；掌握二极管、三极管的外特性及主要参数。 2．掌握基本逻辑门电路的构成方法。

3．熟练掌握TTL集成逻辑门电路的逻辑功能、特性、参数和使用方法。 4．熟练掌握CMOS集成逻辑门电路的功能特点和使用方法。

5．理解正负逻辑的概念。

（二）本章重点、要点

重点：半导体二极管、三极管的开关特性，各种集成逻辑门电路的功能特点、性能参数和使用方法。

要点：

半导体中不仅有电子载流子，且有空穴载流子。N型半导体中，自由电子为多数载流子（多子），空穴为少子；P型半导体中，空穴为多数载流子（多子），自由电子为少子，主要靠空穴导电。

二极管的单向导电性是指：二极管加正向电压时，呈现小电阻，为导通状态；加反向电压时，呈现大电阻，为截止状态。

三极管又称双极性晶体管，有NPN和PNP型两类。三极管在电路中有三种工作状态：截至、饱和和放大。工作在截止状态时Je、Jc均反偏，管子如同开关断开；工作在饱和状态时，Je、Jc均正偏，管子如同开关闭合；工作在放大状态时，有发射结正偏，集电结反偏。 在数字电路中，三极管一般作为一个开关使用，稳定工作在饱和或截止状态；

集成TTL门具有工作速度快，功耗大的特点。

将多个与非门的输出端直接相连，实现各输出端相与的逻辑功能，称为线与。一般TTL与非门不能线与。

三态门：输出除0、1两个状态外， 还有第三态：高阻态（禁止态）。

场效应管亦叫电压控制器件，单极性器件。集成MOS门电路具有功耗小，扇出数高，抗干扰强，工作速度慢的特点。

TTL门电路输入端悬空或接大电阻相当接高电平；而MOS门电路输入端不准悬空，如接

3

大电阻相当接0。

与非门电路的多余输入端可以接高电平、和有用端并接，但不可以接低电平；或非门的多余输入端可以接低电平、和有用端并接，但不可以接高电平。

（三）本章练习题或思考题

1．如图2.1所示，设二极管理想，分析电路中二极管D的工作状态，并计算VAB。

AA DD1D2R

R

5v3V6V BB图2.1

2．如图2.2所示，已知三极管三个极的电位，判定各三极管的工作状态。 9V-5.3V2.4V

2.8V-3V2.8V

2.5V-3.6V2.2V图2.2

3．如图2.3所示，写出各输出函数的逻辑表达式。

+5V

AA&≥1B&≥1AL3A “1”L&1CL2CBL4

&CS B

图2.3

4．如图2.4所示，写出各输出的逻辑表达式，并对应输入画出输出波形。 +5VLL4L

25R ≥1≥1 AA=1&L1L3

B“1”AB“1”

AB“0”A“1”A

B 图2.4

5．简述集成TTL逻辑门和CMOS门电路各自的特点。 6．解释下列名词：线与、灌电流、拉电流、扇出数。

4

7．画出低电平有效的三态门逻辑符号，并列出三态门的真值表。

8．应用中TTL或非门的多余输入端如何处理？CMOS门的多余输入端可以悬空吗？

第三章 组合逻辑电路的分析与设计

（一）本章学习目标

1．熟练掌握逻辑代数各种公式、定律和规则。

2．熟练掌握逻辑函数的各种变换方法、公式化简方法、卡诺图化简方法。 3．熟练掌握逻辑函数的功能描述方法。

4．理解组合逻辑电路的特点。

5．熟练掌握组合逻辑电路的一般分析方法和一般设计方法。

（二）本章重点、要点

重点：逻辑代数各种公式、定律和规则，逻辑函数的化简与变换方法，组合电路的特点，功能描述方法，组合逻辑电路的分析、设计方法。

要点：

在逻辑代数中，不管是变量还是函数只有“0”、“1”两种取值。

组合逻辑电路任一时刻的输出状态仅取决于该时刻输入状态的组合，而和电路原来的状态无关。从结构上讲门电路是其基本单元电路，电路中不含记忆单元（触发器），输出和输入之间没有反馈延迟通路

组合电路常用的功能描述方法有：逻辑表达式、真值表、卡诺图、逻辑图及波形图。 组合电路的分析是指已知逻辑图，根据逻辑图写出逻辑表达式，根据要求列出真值表，画出卡诺图、波形图，进一步判定电路功能的方法。组合逻辑电路的设计是分析的逆过程，它是指已知电路的功能要求，设计逻辑电路的方法。

（三）本章练习题或思考题

1．组合电路常用的功能描述方法主要有哪几种？ 2．简述反演规则、对偶规则的含义。 3．什么叫逻辑相邻？

4．利用反演规则和对偶规则，写出下列函数的反函数表达式和对偶表达式。

（1）L?AB?C （2）L?AB?AC

5．分别将下列逻辑函数转化为最小项表达式的形式。 （1）L?AB?AC?BC （2）L?A?B?C?AC

6．用公式法化简下列逻辑函数为最简与或式。 （1）L?AB?ABC （2）L?ABC(B?C) （3）L?AB?B?AB

5

（4）L?AB?AB?AB?AB （5）L?ABC?BC?ABC （6）L?(A?B?C)(A?B?C) 7．用卡诺图化简下列逻辑函数。

（1）L(A,B,C)?ABC?ABC?ABC?ABC

（2）L(A,B,C,D)?ABCD?ABCD?AB?AD?ABC （3）L(A,B,C,D,)??m(0,2,8,9,12,13)??d(1,3,5,7,10,11,15) （4）L(A,B,C,D,)??m(0,1,2,3,6,8)??d(10,11,12,13,14,15)

（5）L(A,B,C,D)??m(2,3,7,8,11,14)??d(0,5,10,15) （6）L(A,B,C,D)??m(0,13,14,15)??d(1,2,3,9,10,11)

8．已知一个逻辑函数的真值表，试写出该函数的表达式，并画出函数的卡诺图。

输入 输出 A B C L 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 9．一个逻辑函数的真值表如下所示，试写出该函数的最小项表达式。

输入 输出 A B C L 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 6

10．已知逻辑函数L?AB?BC?AC，试列出该逻辑函数的真值表。 11．分析图3.1所示逻辑电路，写出电路的与或式，并说明电路的功能。

&AB&&&L

图3.1

12．写出图3.2逻辑电路的表达式，并判定电路的功能。

≥1AB≥1≥1≥1L

图3.2

13．分析图3.3所示逻辑电路，列写电路的真值表，并判定电路的功能。

ABC=1=1L

图3.3

14．试分析图3.4的逻辑功能。

AB&C&&L2=1=1L1

图3.4

15．在举重比赛中有A、B、C三名裁判，A为主裁判，当两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，按动电钮可发出裁决信号。

（1）试列出该逻辑问题的真值表； （2）写出逻辑电路的最简表达式；

7

（3）用与非门画出该逻辑电路。 16．试用与非门设计一个三输入的判奇电路：要求当输入1的个数为奇数时，输出为1；否则，输出为0。

（1）列出电路的真值表；

（2）写出逻辑函数的最简表达式； （3）用与非门画出逻辑图。

17．试设计一个4输入，4输出的逻辑电路。要求当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。（可利用异或门或者同或门设计）

18．已知一个逻辑函数的真值表如下所示，试用与非门画出该函数的逻辑图。

输入 输出 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 0 0 0 1 1 1 第四章 常用组合逻辑功能器件

（一）本章学习目标

1．掌握编码器的逻辑功能。

2．熟练掌握二进制译码器的功能特点及使用方法，学会用集成二进制译码器（如138）进行简单的逻辑分析与设计。

3．熟练掌握数据选择器的功能特点及使用方法，学会运用集成数据选择器（如151）进行分析与设计。

4．理解数值比较器的含义。

5．掌握半加器和全加器的概念，理解多位数加法器的构成。

（二）本章重点、要点

重点：译码器、数据选择器、半加器和全加器等功能器件的特点和应用。 要点：

典型组合电路有：编码器、译码器、比较器、选择器、全加器、码制变换、多数表决等。 二进制译码也叫全译码、变量译码、地址译码。其特点主要有：输入n位二进制代码，

n

输出有2个相互独立的有效信号； 每一个输出函数都是这n个地址变量的一个最小项；每输入一组代码，只有与其对应的输出端信号有效，其他输出端信号无效。

数据分配器是把公共数据线上的数据，按要求送到多个不同的通道上去，对数据进行分配。它的作用相当于多个输出的单刀多掷开关。

半导体七段数码显示器可以利用不同发光段的组合，显示0到9十个数字。输出高电平有效的七段显示译码器，用以驱动共阴极数码管。

数据选择器是在一些选择信号的控制下，从多路输入数据中选择一路作为输出。一个

8

2选一数据选择器，至少要有n位通道选择信号输入。

数值比较器功能：对两个二进制数A、B的大小进行比较，以判别其大小的逻辑电路。 比较的结果只有三种情况：A>B、A

半加器是实现两个同位数相加，不考虑低位来的进位。全加器则可以实现两个同位数和来自低位的进位数三者相加。

串行进位加法器的电路结构简单，工作速度慢；而并行进位（超前进位）加法器工作速度快，电路结构复杂。

（三）本章练习题或思考题

1．简述二进制译码器的特点。

2．简述数据分配器、数据选择器的概念。

3．若要七段共阴极数码管显示数码7，abcdefg的驱动信号应该是什么？

4．什么是优先编码器？若要对100个信号进行编码，至少需要几位二进制代码？ 5．图4.1是3/8译码器74LS138的引脚图。若要使第12脚（Y3）输出为有效的低电平，请标出各输入端应该置的逻辑电平。

169+5V

Y0 Y1 Y2 Y3 Y4 Y5 Y6

74138

A B C G2A G2B G1 Y7

18

图4.1

6．图4.2为二进制译码器74138构成的电路，试写出输出函数L的逻辑表达式，并说明电路的功能 。

L

&

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

74LS138

A2A1A0G1 G2A G2B

ABC“1”

图4.2

7．试用74138和适当的逻辑门实现逻辑函数：

n

L?ABC?ABC?ABC?ABC

8．如图4.3所示，试分析逻辑电路，写出电路输出函数L的表达式。

9

L&Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774LS138A2A1A0G1 G2A G2BABC “1”图4.3 9．试用74138及相关的门设计逻辑函数：

L?AB?AC

10．试用图4.4所示的八选一74LS151实现函数：L?AB?BC?AC

D074LS151

D1 D2八 D3选YD4

一D 5D6

D7A2A1A0 G

图4.4 11．试用图4.4所示的八选一74LS151设计逻辑函数：L?AB?C

12．已知74151构成的逻辑电路如图4.5所示，试写出L的逻辑表达式，列出电路的真值表，并判定电路的功能。

0D0 1D11D2 YLD03 74LS151D14 WD50

0D6

1D7AG 2A1A0

ABC0

图4.5

13．四选一构成的逻辑电路如图4.6所示，试对应输入A、B画出函数L的波形。 14．简述半加器、全加器的功能。

15．说明多位数加法器串行进位和并行进位各自的优缺点。

10

1JC11CP1KFF0QQQ01JC11KFF1QQQ1&1JC111KFF2QQQ2图7.5

10．简述异步清0、同步清0、异步置数、同步置数的概念。

11．试用一片四位二进制加法计数器74LS161设计一个10进制的计数器。可在图7.6上直接连线。

Q3 Q2 Q1 Q0COET

EP&161

CPCRD D D DLD 32 10

图7.6 12．试用四位二进制加法计数器74LS161设计一个6进制的计数器。要求计数状态为自然二进制数0100～1001。可参考图7.6，在图上直接连线。

13．试用一片四位二进制加法计数器74161设计一个12进制的计数器，要求采用两种不同的方法。

14．试分析图7.7所示电路，画出它的状态图，说明它是几进制的计数器。

&1EPETCPQ3 Q2 Q1 Q0161CRD3 D2 D1 D0COLD1

图7.7

15．试分析图7.8所示电路，画出它的状态图，说明它是几进制的计数器。

&1EPETCPQ3 Q2 Q1 Q0161CRD3 D2 D1 D010 0 0 1COLD

图7.8

16

16．如图7.9所示，试对应CP，画出电路的时序图。设触发器的初态均为0。

Q0Q1 Q21D1D1DQQQA

C1C1C1

QQQ

CP

CP

A

图7.9 17．试将图7.10连成一个四位串行输入单向移位寄存器。其中Di为串行数据输入端，CP为移位脉冲。

图7.10

18．试解释移位寄存器中的串行输入、并行输入、串行输出、并行输出的含义。

第八章 半导体存储器

（一）本章学习目标

1．掌握存储器的基本组成。

2．理解RAM和ROM的功能特点和分类。 3．学会存储器容量扩展的方法。

（二）本章重点、要点

重点：半导体存储器的分类、基本组成、容量扩展和使用。 要点：

半导体存储器是用来存放数据、资料等二进制信息的部件。

半导体存储器由使用功能的不同分为随机存取存储器（读/写存储器）RAM和只读存储器ROM。

存储器的技术指标主要有：存储容量和存取时间。常用字数和字长的乘积表示存储器的容量。存储器的容量越大，存储器存储的数据越多。

随机存取存储器（RAM）也叫做读/写存储器。既能方便地读出所存数据，又能随时写入新的数据。RAM的缺点是数据易失，即一旦掉电，所存的数据全部丢失。

存储器一般由：存储矩阵、地址译码、读/写控制电路组成。进出存储器的有三类信号线：地址线（地址码输入）； 数据线（输入/输出信号）；控制线（片选，读/写控制）。

存储器容量扩展方式有：位数扩展；字扩展；位、字同时扩展。

ROM：数据存入后，只能读出，不能随意更改，数据可长久保存，不易失。

17

（三）本章练习题或思考题

1．存储器主要有哪几部分组成？可以分为哪几类？ 2．存储器的主要技术指标是什么？

3．一个4K×8的存储器，共有多少个存储单元？有多少地址单元？

4．指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？

（1）64K×1， （2）256K×4， （3）128K×8

5．设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？

（1）8K×4， （2）16K×8， （3）128K×16

6．若用8K×8的RAM芯片，构成64K×16的存储器系统，需要用几片？构成的64K×16的存储器系统，共有几位地址代码，几条双向数据线？

第九章 脉冲信号的产生与变换

（一）本章学习目标

1．熟练掌握集成555定时器的功能。

2．掌握555构成的三种基本应用电路：单稳态触发器、施密特触发器和多谐振荡器的工作原理、工作波形及参数。

（二）本章重点、要点

重点：555定时器的功能，单稳态触发器，施密特触发器，多谐振荡器。 要点：

脉冲信号的获取有两种方法：用脉冲振荡器产生；用脉冲整形电路对已有的信号进行整形产生。

常用的脉冲振荡器有自激多谐振荡器；常用的整形电路有单稳态触发器、施密特触发器。 单稳态触发器的特点：有一个稳态，一个暂稳态。在外来触发信号的作用下，电路可从稳态翻转到暂稳态，暂稳态经一段时间可自动回到稳态。输出脉宽取决于参数R、C，和触发脉冲无关。主要用于定时、延时、失落脉冲检出、整形、噪声消除等。

多谐振荡器的特点：无稳定状态，两个暂稳态。工作时电路可从一个暂稳态自动翻转到另一个暂稳态。不需要输入信号。多用于信号源，产生各种方波，时钟信号。

施密特触发器具有两个稳态；当输入达到其阈值时，输出状态翻转。有回差，抗干扰强。 可将缓变的正弦信号整形成为同频率的数字信号。主要用于波形整形变换、幅度比较等。

（三）本章练习题或思考题

1．555的基本应用电路有哪几种？ 2．简述单稳态触发器的工作特点。

3．哪一种电路具有回差电压，抗干扰强？

+5V+5V

8 48 4 R17 ui76u033555555 uR2062 25511 C0.01μF图9.1 18

4．555构成的电路如图9.1所示，请指出555各应用电路的名称。

5．555构成的电路如图9.2所示。555构成的是什么电路？画出电容上电压uc和输出电压u0的波形。 +5V

uC 8 4R1

7 35550u0R2时间6

uc21

u0C

0

时间图9.2

6．555构成的电路如图9.3所示。555构成的是什么电路？对应输入波形ui，画出输出电压u0的波形。 +5V

ui 8 4R

7 35550u0 时间6ui2 1u0C

0时间图9.3

7．图9.4为心律失常报警电路，经放大后的心电信号为Vi，Vi的幅值为4V。

（1）对应Vi分别画出图中A、B、C三点波形； （2）说明电路的组成及工作原理。

+5V+5V

R 8484CB T1Vi6V037A 55563555C2

215 15D2D1 Vi

图9.4

19

8．图9.5所示为555组成的应用电路。

（1）电路部分（Ⅰ）、（Ⅱ）分别构成什么电路？

（2）按一下开关S，计算LED持续闪烁的时间及闪烁的频率。

+5VR62CS8555(Ⅰ)14R17R23C162845553（Ⅱ）LED1

图9.5

第十章 数/模与模/数转换器

（一）本章学习目标

1．理解D/A转换器的概念和功能、主要技术指标。

2．理解A/D转换器的概念和功能、主要技术指标。

（二）本章重点、要点

重点：D/A转换器和A/D转换器的概念。 要点：

D/A转换器是可以实现数字信号向模拟信号转换的电路。A/D转换器是可以实现模拟信号向数字信号转换的电路。

D/A、A/D的转换精度及转换速度是转换器最为重要的参数。

在实际应用中，常用数字量的位数表示D/A或A/D转换器的分辨率，数字量位数越多，分辨率越高。

（三）本章练习题或思考题 1．简述A/D转换器的功能。 2．简述D/A转换器的功能。

3．一个D/A转换器，输入数字量的位数越多，其分辨率越大还是越小？ 4．A/D转换主要经过哪几个过程？

5．并行比较A/D转换器、逐次比较型A/D转换器、间接A/D转换器，那一个工作速度最快？那一个最慢？。

20

附：考试样题

一．填空：（每空1分，共20分）

1．十进制数（31）D对应的二进制数为 ，十六进制数 为 ，8421BCD码为 。

2．如下图所示，写出各电路的逻辑表达式。

L1&≥1L2=L3A BA B CA B

L1= ，L2= ，L3= 。

3．二极管的单向导电性是指：二极管加正向电压时，为 ；加反向电压时，为 。

4．与非门电路的多余输入端不可以接 。

5．利用反演规则和对偶规则，写出函数L?AB?AC的反函数表达式

L= ，对偶表达式L?? 。

6．若要七段共阴极数码管显示数码7，abcdefg的驱动信号应该是 。

7．把公共数据线上的数据，按要求传送到多个不同的通道上去的电路称为 。 8．若要对100个信号进行编码，至少需要 位二进制代码。 9．T触发器的特性方程为 。

10．一个触发器可存放 位二进制数。一个6进制的计数器，是一个 分频器。 11．一个4K×8的存储器，共有 地址单元。

12．D/A转换器可以实现 信号向 信号的转换。 二．化简与变换：（每小题5分，共20分）

1．用公式法化简逻辑函数为最简与或式。

L?ABC?BC?ABC

2．用卡诺图化简逻辑函数。

L(A,B,C,D,)??m(0,1,2,3,6,8)??d(10,11,12,13,14,15)

3．写出逻辑函数L?AB?C的最小项表达式。 4．写出下图电路的最简与或表达式。

≥1AB≥1≥1≥1L

21

三．分析题：（共24分）

1．试分析下图逻辑电路。（1）写出电路的逻辑表达式，（2）画出电路的真值表，（3）判定电路的功能。（12分）

AB&C&&L2=1=1L1

2．分析下图所示的时序电路，（1）写出电路的驱动方程和状态方程，（2）画出电路的状态表，（3）判定电路的功能。（12分）

&

Z Q0Q11D1DQQ

C1C1 CPQQ FF1FF0

四．设计题：（共24分）

1．试设计一个三输入的多数表决电路。要求：输出信号的电平与三个输入信号中的多数电平相一致。（1）列出电路的真值表，（2）写出电路的逻辑表达式，（3）用与非门画出逻辑图。（12分）

2．试用一片四位二进制加法计数器74LS161设计一个12进制的计数器。可在下图上直接连线。（8分）

Q3 Q2 Q1 Q0 COET EP&161 LDCPCRD3 D2 D1 D0

3．试将下图连成异步三位二进制加法计数器。（4分）

QQFF21DC1QFF1Q1DC1QFF0Q1DC1CP

五．画波形：（共12分）

1．如下图所示，设触发器的初态均为0，对应CP画出Q1、Q2、Q3的波形。（6分）

22

CP1DQC1QQ1CPQ2CP“1”1JQC11KQQ“1”CP1DQC1Q3

2．555构成的电路如下图所示。试画出电容上电压uc和输出电压u0的波形。（6分）

+5VuC8 4R17R2ucC555621u03u00时间0时间附：章节练习题答案

第一章 1．（1）101110、01000110；（2）111001、01010111；（3）11111、00110001。

2．（1）A6E.5、2670.3125；（2）36、54；（3）39、57。 3．（1）101001101110、2670；（2）101111、47；（3）1000110、70。

4．（1）3；（2）86；（3）49.6。 6．L1?AB;L2?A?B?C；L3?A?B。真值表略。

7．L1?1波形图略。 ；L2?A?B；L3?A?B。第二章

1．D导通，VAB=0V；D1导通，D2截止，VAB=-3V。 2．放大，截止，饱和。

3．L1?0；L2?AB ；L3?AC?BC；B=0时，L4?0；B=1时，L4?高阻。4．L1=AB，L2=0，L3=A，L4=L5?1。波形图略。 8．可以接低电平或和有用端并用；不可悬空。

23

第三章

（A?B）C，L??（A?B）C； 4．（1）L?（2）L?（A?B）(A?C),L??(A?B)(A?C)。

5．（1）L?ABC?ABC?ABC?ABC；（2）L?ABC?ABC?ABC。 6．(1)1;(2)AB?C;(3)A?B;(4)1;(5)C;(6)A?B。 7．

(1)AB?AC?BC;(2)AB?AC?AD;(3)AC?B;(4)AB?AD?CD;(5)AC?CD?BD;(6)AD?AC?AB

8．L?ABC?ABC?ABC?ABC，卡诺图：

ABC00 01 11 100101100110

9．L?ABC?ABC?ABC?ABC?ABC?10．真值表：

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 1 1 1 1 1 1 0 11．L?AB?AB，电路实现异或功能：输入不同输出为1，输入相同输出为0。 12．L?AB?AB，电路实现同或功能：输入不同输出为0，输入相同输出为1。 13．L?A?B?C，真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 1 1 0 1 0 0 1 电路的功能是输入有奇数个1时，输出为1；否则输出为0。三输入判奇偶电路。

?m(0,3,5,6,7)

?A?B）C。功能：实现一位全加器。 14．L1?A?B?C，L2?AB（15．状态赋值，列真值表：

设A、B、C按下电钮为“1”，不按为“0”，输出量为 F，合格是“1”，否则是“0”。

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 1 1 1

24

表达式F?AB?AC?AB?AC。逻辑图为：

A&B&C&F

16．设三输入为A、B、C，输出为L。真值表参考13题。逻辑图略。

表达式为：L?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC 17．设四输入为X1、X2、X3、X4，四输出为Y1、Y2、Y3、Y4，C为控制信号。 表达式：Yi?C?Xi，逻辑图略。

18．参考题15的答案。 第四章

3．1110000。 4．7位。 5．CBA=011，G1=高电平，G2A=G2B=低电平。

6．L?ABC?ABC，功能：三输入判同电路。ABC输入相同，输出1；否则输出0。 7．用138和4输入与非门即可实现。

与非门的四个输入端分别连接138的Y0、Y4、Y6、Y7。逻辑图略。 8．L?ABC?ABC?ABC?ABC

9．用138和4输入与非门即可实现。

与非门的四个输入端分别连接138的Y1、Y3、Y6、Y7。逻辑图略。 10．L?即可。

11．L?即可。

12．表达式：L?ABC?ABC?ABC?ABC，判奇偶电路。真值表略。 13．L?AB?AB。波形略。

16．F1?AB ，F2?AB?AB ，F3?AB，功能：一位比较器。 第五章

4．Q1n?1nn?1nn?1?Q1 ，Q2?Q2 ，Q3?1。波形略。

，令D=D=D=D=1，D=D=D=D=0，ABC分别送入AAA5，6，7）?（3，m3

5

6

7

0

1

2

4

2

1

0

，令D=D=D=D=D=1，D= D=D=0，ABC分别送入AAA3，5，6，7）?（1，m1

3

5

6

7

0

2

4

2

1

0

5．波形如图：

25

CPDL1L2L3

6．波形如图：

第六章

J0?Q1n,K0?1Q0n?1?Q1nQ0n4．驱动方程和状态方程： nJ?QQ1n?1?Q1nQ0n10,K1?1

功能：电路为同步可自启动三进制加计数器。状态图略。

5．参看教科书第219页。 6．参看教科书第221页。 第七章

2．6个无效，10个有效。 3．6。 4．n。 5．fQ2?1KHz。 7．模M=6。 88．7进制。方程、状态图略。

9．五进制可自启动加计数器，计数状态为000～100。

11．令EP=ET=LD=1，与非门的输出与CR相连，两个输入端分接Q3、Q1即可。 12．令EP=ET= CR=1，D3D2D1D0=0100，与非门的输出与LD相连，两个输入端分接Q3、Q0即可。

13．可用反馈清0或反馈置数法设计。 14．10进制。 15．5进制。

17．令D2=Q3，D1=Q2，D0=Q1，CP送到各触发器的时钟输入端。 第八章

3．4×1024×8个存储单元，4×1024个地址单元。 6．16片，16位，16条。 第九章

4．多谐振荡、施密特触发。 5．多谐电路。波形略。

6．单稳电路。波形略。 7．由施密特和可重复触发单稳电路组成。

8．电路包含单稳和多谐。t=1.1RC，f?

1.43

（R1?2R2）C 26

本文来源：https://www.bwwdw.com/article/kes2.html