数字逻辑与数字电子(王立欣)第二章4-4

数字逻辑与数字电子(王立欣)第二章4-4

4.4维持阻塞D触发器4.4.1维持阻塞D触发器的电路结构 4.3.2维持阻塞D触发器的工作原理

数字逻辑与数字电子(王立欣)第二章4-4

4.4.1维持阻塞D触发器的电路结构维持阻塞D触发器的电路如图4.12所示。Q&A A1 11 1 4 4 B B

Q&0 0

维持组塞D触发器是在基本RS触发器的基础之上增加了四个逻辑门而构成的。 C门的输出是基本RS触发器的置“0”通道，D门的输出是基本RS触发器的置“1”通道。C门和D门可以在控制时钟控制下，决定数据[D]是否能传输到基本RS触发器的输入端。E门将数据[D]以反变量形式送到C门的输入端，再经过F门将数据[D]以原变量形式送到D门的输入端。使数据[D]等待时钟到来后，通过C门D门，以实现置“0”或置“1”。

&C C

0 03 3

D D

&&1 1F F

2 2

1 1

CP CP

&E&E1 1 1 1

&&

0 0

[D][D]图4.12维持阻塞D触发器图4.12维持阻塞D触发器

数字逻辑与数字电子(王立欣)第二章4-4

4.4.2维持阻塞D触发器的工作原理D触发器具有置“0”和置“1”的功能。设Q=0、[D]=1,当CP来到前，触发器有关点的逻辑电平如图4.13所示。当CP来到后，触发器将置“1”,触发器各点的逻辑电平如图所示。Q 1&A1 1

0

0B

Q

&1 01 0

1

在执行置“1”操作时，C门输出为高电平；D门输出为低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1,从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1,与CP=1共同保证D=0,从而维持置“1”。

&C0

D

&1

CP

&E1

F

&

2

[D]

0

图4.13触发器置“1”状态

数字逻辑与数字电子(王立欣)第二章4-4

置“0”过程与此类似。设 Q=1、[D]=0,当CP来到前，触发器的有关点的状态如图所示。当CP=1时，置“0”操作的过程见图。 C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将 C=0通过④线加到E门的输入端，保证E=1,从而保证C=0,维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0,从而使D=1,禁止置“1”。以上过程见图 4.14。

Q 0 1 1 0Q&A1 0B

&1

4

&C1

D

&0 0

1

CP

&E0

3F

&

[D]

1

图4.14触发器置“0”状态

数字逻辑与数字电子(王立欣)第二章4-4

电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持线，加到另一侧的是阻塞线，只要把电路的结构搞清楚，采用正确的分析方法，就不难理解电路的工作原理。

Q&A Rd1 4B

Q& Sd

&C

D

& CP2F

&E[D]

3

&

图9.15维持阻塞D触发器根据对工作原理的分析，可以看出，维持阻塞D

触发器是在时钟上升沿来到时开始翻转的。我们称使触发器发生翻转的时钟边沿为动作沿。

数字逻辑与数字电子(王立欣)第二章4-4

图4.16是带有异步清零和预置端的完整的维持阻塞D触发器的电路图。这个触发器的直接置“0”和直接置“1”功能无论是在时钟的低电平期间，还是在时钟的高电平期间都可以正确执行。

Q&A Rd&CD B

Q& Sd& CP

&E[D]

F

&

图4.16维持阻塞D触发器

例4_2

本文来源：https://www.bwwdw.com/article/ke3e.html