数电复习题库答案

数字电子技术试题一参考答案

一、填空题（每空1分，共20分）

1．A C C D ；AC CD 2．AB ； 1 3． 10.10110111 B ； 2.56 O

4． 101001 B ；(3.68)H 5．写逻辑表达式；化简和变换；列真值表；总结功能 6．逻辑方程组；状态表；状态图；时序图 7．双积分；并联比较 8．两；滞回特性

二、电路功能分析题（每题10分，共20分）

1．解：当LE 0时，图2.1(a)所示译码器能正常工作。所显示的字符即为A3A2A1A0所表示的十进制数，显示的字符序列为0、1、6、9、4。当LE由0跳变为1时，数字4被锁存，所以持续显示4。 5个字符各2分

2．解：图2.2所示电路是由74HCT161用“反馈置数法”构成 的计数器。设电路的初态为并行置入的数据D3 D2 D1 D0=0101，在第10个计数脉冲作用后，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变成0，因此在第11个计数脉冲作用后，数据输入端D3 D2 D1 D0=0101的状态被置入计数器，使Q3Q2Q1Q0=0101，为新的计数周期作好准备。 5分

电路的转态图如图解2.2所示，它有11个状态，是一个一 进制计数器。 5分

三、电路设计题（每题10分，共20分）

1．解：8位相同数值比较要求对应的2个数相等。首先设计两个1位二进制数相等的比较器，设两个1位二

进制数为Ai、Bi，输出为Li，则列出1位二进制数相等时的真值表，如表题解3.1所示。

表题解3.1

图

图题解3.1 5分

由真值表写出逻辑表达式

Li AiBi AiBi Ai Bi （i=0~7）

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L L0·L1·L2·L3·L4·L5·L6·L7

A0 B0·A1 B1·A2 B2·A3 B3·A4 B4·A5 B5·A6 B6·A7 B7

A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 5分

由逻辑表达式可得逻辑图，如图题解3.1所示。

2. 解：3位二进制计数器需要用3个触发器。因为是同步计数器，故各触发器的CP端接同一时钟脉冲源。 （1）列出该计数器的状态表和激励表，如表题解3.2所示。 2分

表题解3.2

（2 2分 D2 Q2Q1 Q2Q0 Q2Q1Q0 Q2 Q1Q0 D1 Q1Q0 Q1Q0 Q1 Q0 D0 Q0 （3）画出该计数器的逻辑电路图，如图题解3.2（b） 2分

图题解3.2（a）

图题解3.2（b）

4分

四、电路计算题（每题10分，共20分）

1．解：（1）555定时器与R1、RDS及C组成多谐振荡器。依题意，场效应管T工作于可变电阻区，当vI变化时，RDS的阻值不同，改变vI的数值，可改变振荡器的振荡频率。电路为压控振荡器。 5分 （2）根据555定时器组成多谐振荡器的工作原理可得

tpH 0.7 R1 RDS C tpL 0.7RDSC

f

tpH

11.43

5分 tpLR1 2RDSC

2．解：设N1为第一次积分时计数器的计数值。 （1） T1 N1 TCP

N13000

s 100ms 3分 fCP30 103

（2） Vomax

VimaxT1 1T15 0.1

Vdt V 5V 3分 imax3 6 RC 0RC100 10 10

2n

（3） 因为 VI，所以有

VREF

VI

2500 V 10V 8.3V 4分 REF 30002n

五、PLD应用 (共20分)

解：用卡诺图进行多个逻辑函数的化简时，应使公共包围圈尽可能多。根据图题解5.1（a）所示的卡诺图化

简得出各逻辑表达式如下。由于图5.1所示的PAL实现的上述逻辑函数如图题解5.1（b）所示，将L1的输出反馈到与阵列，作为L3的一个与项，即可实现L3的4个与项相或的要求。

题解5.1（a） 10分

图题解5.1（b） 10分

数字电子技术二参考答案

一、填空题（每空1分，共20分）

B ； 176 O 1． A B C D ；AB AC 2． A C C D ；AC CD 3． 11111110

4． 00110000 B ；(3.68)H 5．化简与变换；列真值表； 6．状态表；时序图 ；状态图 7．双积分；并联比较 8．两；滞回特性 9．转换精度；转换速度 10. 2 二、实现逻辑函数 (每小题10分，共20分)

解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式

m4·m6·m7 Y0·Y4·Y6·Y7 5 F BC AB (A A)BC AB(C C) m0 m4 m6 m7 m0·

在译码器输出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A2端，C接最低位A0，逻辑

图如图题解5.1所示。

2．解: 首先将函数式变换为最小项之和的形式:

5分

L ABC ABC ABC ABC 3分

将上式改写成如下形式:

L m3D3 m5D5 m6D6 m7D7 3分

显然D3、D5、D6、D7都应该等于1,而式中没有出现的最小项m0、m1、m2、m4 对应的数据输入端D0、D1、 D2、D4都应该等于0, 并将使能端接低电平.由此可画出该逻辑函数产生器的逻辑图, 如下图所示

:

三、电路功能分析题（每题10分，共20分）

1．解：当LE 0时，图3.1(a)所示译码器能正常工作。所显示的字符即为A3A2A1A0所表示的十进制数，显示的字符序列为0、2、5、暗、5。当LE由0跳变为1时，数字5被锁存，所以持续显示5。 5个字符各2分 2.解：图3.2所示电路是由74HCT161用“反馈置数法”构成的计数器。设电路的初态为并行置入的数据D3 D2 D1 D0=0101，在第10个计数脉冲作用后，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变成0，因此在第11个计数脉冲作用后，数据输入端D3 D2 D1 D0=0101的状态被置入计数器，使Q3Q2Q1Q0=0101，为新的计数周期作好准备。 5分

电路的转态图如图解3.2所示，它有11个状

态，是一个十一进制计数器。 5分

图解3.2

四、电路计算题四、电路计算题（第一题10分，第二题15分，共25分）

1．解：（1）555定时器与R1、RDS及C组成多谐振荡器。依题意，场效应管T工作于可变电阻区，当vI变化时，RDS的阻值不同，改变vI的数值，可改变振荡器的振荡频率。电路为压控振荡器。 5分

（2）根据555定时器组成多谐振荡器的工作原理可得

tpH 0.7 R1 RDS C tpL 0.7RDSC

f

tpH

11.43

5分

tpLR1 2RDSC

2．解：设N1为第一次积分时计数器的计数值。 （1） T1 N1 TCP

N13000

s 100ms 3分 fCP30 103

（2） Vomax

VimaxT1 1T15 0.1

Vdt V 2.5V 5分 imax3 6 0RCRC 100 10 2 10

2n

（3） 因为 VI，所以有

VREF

VI

2100 V 10V 7V 7分 REF 30002n

五、电路设计题（15分）

1. 解：因为M=24，有16<M<256，所以要用二片74HCT161。将两芯片的CP端直接与计数脉冲相

连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”，由于第二片计数为1，所以将其输出状态设置为0001，第一片计数为8，所以将其输出状态设置为1000。

7分

利用74HCT161的“异步清零”功能，在第24个计数脉冲作用后，电路的输出状态为00011000时，将低位芯片的Q3及高位芯片的Q0信号经与非门产生清零信号，输出到三芯片的异步清零端，使计数器从00000000状态开始重新计数。其电路如图题解5.1所示。

8分

图题解5.1

数字电子技术试题三参考答案

一、填空题（每空1分，共20分）

1． 101001 B ；(3.68)H； 2．移位; 置数 3．C

4．AB ； 1 5． 1；反馈清零；反馈置数 6．数据分配；使能输入（或使能） 7．3 8．施密特触发器；单稳态触发器；多谐振荡器 9．高（快），低（慢） 10．两；滞回特性

二、电路功能分析及简单设计题（每题10分，共20分）

1. 解：图中所示电路是由74HCT161用“反馈置数法”构成的计数器。设电路的

初态为并行置入的数据D3 D2 D1 D0=1100，在第4个计数脉冲作用后，Q3Q2Q1Q0 变成1111，使进位信号TC=1，并行置数使能端由1变成0，因此在第4个计数脉 冲作用后，数据输入端D3 D2 D1 D0=1100的状态被置入计数器，使Q3Q2Q1Q0=1100 ，为新的计数周期作好准备。 5分

电路的转态图如图解3.2所示，它有4个状态，是一个四进制计数器。

2. 解：根据C、B、A的值确定Di中的哪个数据被送到输出端。

由逻辑电路图可知其数据输入端的状态为

D0 A0 D1 D7 1 D2 A2 D3 D5 0 D4 A0 D6 A2

由此可写出此时74HC151的功能表，如表2.2所示。

表2.2

5分

由功能表的输出状态和图题解2.1中给出的E、A、B、C、A0、A2波形，可以画出输出端Y的波形，如图题解2.1所示。

5分

图题解2.1

三、实现逻辑函数 (每小题10分，共20分)

1.L AB AC AB AC A B A C

2．解: 首先将函数式变换为最小项之和B L A

的形式: A 3分

将输入变量C、B、A分别接入A2、A1和A0端,由于74HC138是低电平有效输出,所以将最C

小项变为反函数的形式:

m0 m m L 32分 6 m7 Y0 Y2 Y6

在译码器的输出端加一个与非门,即可实现给定的组合逻辑函数.

如下图所示:

4分

四、电路计算题（每题10分，共20分）

2. 解：由设计要求可知，74HCT161在计数过程中要跳过0000~0111八个状态而保留1000~1111八个状态。因此，可用“反馈置数法”实现：令74HCT161的数据输入端D3D2D1D0=1000，并将进位信号TC经反相器反相后加至并行置数使能端上。

5分

所设计的电路如图题解2.2所示。

5分

图题解2.2

1.解：第一级555定时电路构成的是多谐振荡器，其输出频率f

其中

tPH

1

2分 tPL

tPH 0.7(R27 R78) C2

0.7(R1x R2 R3) C2 1分

tPL 0.7R27C2 0.7R3C2 1分

由于R1X的范围是0～R1 ，所以，输出频率的范围为

11

2 ~

0.7(R1 R2 2R3)C20.7(R2 2R3)C2

由于后级555电路构成的单稳态触发器，其管脚2与前级输出相连，所以，只要前级输出电压的每个周期中

含有正脉冲，都将使触发器触发，其脉冲宽度为：tw R5C5ln3 1.1R5C5 2

1．⑴ 当vI输入一负脉冲后，555内SR触发器置1，放电三极管T截止，定时电容由恒流源电路充电，有

vC

IO2VCC1t1t

idt Idt tv ，故电容两端电压随时间现行增长。当时，三极管T导通，电vCOCC 00CCC3

容放电，各点波形如下图所示。

5分

⑵ 输出脉宽tW

2

tW为定时电容C上电压vC从0充电至VCC所需的时间

3

2

tW VCC C O

3

VCC

式中

IO

R2

VCC VBE

R1 R2

Re

若

VCCR22R R R2 C

5分 VBE，则 tW e1

3R1R1 R2

2．解：设N1为第一次积分时计数器的计数值。 ⑴ T1 N1 TCP

N12000

s 200ms 3分 3fCP10 10

⑵ Vomax

VimaxT1 1T15 0.2

Vdt V 10V 3分 imax3 6 0RCRC 100 10 10

2n

⑶ 因为 VI，所以有

VREF

VI

1500 V 10V 7.5V 4分 REFn 2 2000

五、电路设计题（每题10分，共20分）

因为M=13，有M<16，所以要用一片74HCT161。将芯片的CP端直接与计数脉冲相连。用“反馈置

数法”，由于计数为十三，所以将其输出状态设置为1100。

5分

利用74HCT161的“同步置数”功能，在第13个计数脉冲作用后，电路的输出状态为1100时，将芯片的Q3及芯片的Q2信号经与非门产生清零信号，输出到芯片的PE端，使计数器从0000状态开始重新计数。其电路如图题解5.2（b）所示。

5分

图题解5.1

2. 解：8位相同数值比较要求对应的2个数相等。首先设计两个1位二进制数相等的比较器，设两个1位二进制数为Ai、Bi，输出为Li，则列出1位二进制数相等时的真值表，如表题解5.1所示。 5分

表题解5.1

图

图题解5.1 5分

由真值表写出逻辑表达式

Li AiBi AiBi Ai Bi （i=0~7）

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L L0·L1·L2·L3·L4·L5·L6·L7

A0 B0·A1 B1·A2 B2·A3 B3·A4 B4·A5 B5·A6 B6·A7 B7

A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 5分

数字电子技术试题四参考答案

一、填空题（每空1分，共20分）

1． 1010000001 B 2． 1F4 H 3．C 000000.01010001

4．A D 5． 1；反馈清零；反馈置数 6．数据分配；使能输入（或使能） 7．3 8．施密特触发器；单稳态触发器；多谐振荡器 9．高（快），低（慢） 10．11．脉冲宽度（或脉宽）；整个周期（或周期） 12．移位；置数

二、电路功能分析及简单设计题（每题10分，共20分）

解：根据C、B、A的值确定Di中的哪个数据被送到输出端。 由图2.1中的逻辑电路图可知其数据输入端的状态为

D0 A0 D1 D7 1 D2 A2 D3 D5 0 D4 A0 D6 A2

由此可写出此时74HC151的功能表，如表2.1所示。 5分

1.43

R1 2R2C

由功能表的输出状态和图题解2.1中给出的E、A、B、C、A0、A2波形，可以画出输出端Y的波形，如图题解2.1所示。

图题解2.1 5分

2. 解：由设计要求可知，74HCT161在计数过程中要跳过0000~1000九个状态而保留1001~1111七个状态。因此，可用“反馈置数法”实现：令74HCT161的数据输入端D3D2D1D0=1001，并将进位信号TC经反相器反相后加至并行置数使能端上。 5分

所设计的电路如图题解2.2所示。 5分

图题解2.2

三.PLD应用题 (共10分)

解法一：首先将逻辑函数化为最简与或式，画出逻辑函数的卡诺图，如图题解3.1（a）所示。为减少乘积项

数目，应使L0和L1有尽可能多的公共包围圈，L1采用包围0的方法进行化简得

L0 AB AC BC

L1 AB AC ABC 5分 用与阵列实现上述表达式中的4个与项，或阵列的两个或门实现相应的与项相加，通过两个异或门输出得到和的PLA电路，如图题解3.1（b）所示。

5分

图题解3.1（a） 图题解3.1（b）

解法二：若在L0、L1相应的卡诺图中，均用圈“1”的方法，可得

L0 L1 AB AC ABC

由此可画出相应的PLD图形（略）。

四、电路计算题（每题10分，共20分）

1．⑴ 当vI输入一负脉冲后，555内SR触发器置1，放电三极管T截止，定时电容由恒流源电路充电，有

I2V1t1t

vC iCdt IOdt Ot，故电容两端电压vC随时间现行增长。当vC CC时，三极管T导通，电

C0C0C3

容放电，各点波形如图题解4.1所示。

图题解4.1

5分

⑵ 输出脉宽tW

2

tW为定时电容C上电压vC从0充电至VCC所需的时间

3

2

tW VCC C O

3

VCC

式中

IO

R2

VCC VBE

R1 R2

Re

若

VCCR22R R R2 C

5分 VBE，则 tW e1

3R1R1 R2

2．解：设N1为第一次积分时计数器的计数值。 ⑴ T1 N1 TCP

N13000

s 200ms 3分 3fCP15 10

⑵ Vomax

VimaxT1 1T15 0.2

Vdt V 10V 3分 imax3 6 RC 0RC100 10 10

2n

⑶ 因为 VI，所以有

VREF

VI

2500 V 10V 8.3V 4分 REF 30002n

五、电路设计题（每题15分，共30分）

1. 解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式

m4·m6·m7 Y0·Y4·Y6·Y7 8分 F ABC ABC ABC ABC m0 m4 m6 m7 m0·

在译码器输出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A2端，C接最低位A0，逻辑

图如图题解5.1所示。

图题解5.1

7分

2. 解：因为=24，有16<M<256，所以要用两片74HCT161。将两芯片的CP端直接与计数脉冲相连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”跳过256-24=232个多余状态。 8分

利用74HCT161的“异步清零”功能，在第24个计数脉冲作用后，电路的输出状态为00011000时，将低位芯片的Q3及高位芯片的Q0信号经与非门产生清零信号，输出到两芯片的异步清零端，使计数器从00000000状态开始重新计数。其电路如图题解5.2所示。

图题解5.2

7分

数字电子技术试题五参考答案

一、单项选择题（每题2分，共10分）

1．B 2．C 3．A 4．C 5．B

二、填空题（每空1分，共10分）

1．A C C D ；AC CD 2．10.10110111；101001

3．单稳态电路；施密特触发器；多谐振荡器 4．双积分；并联比较 5．2

三、化简题（每题5分，共10分）

1． L B ABC AC AB

B AC A C A B 1 5分。 2．L ABCD ABCD AB ABC

ABCD ABCD ABCD ABCD ABCD

卡诺图如右图所示 3分

根据卡诺图化简结果为 L AB ACD 2分

四、电路分析题（共30分）

1．真值表如右表 6分

逻辑功能为

L A B 4分

2．当LE 0时，图2.1(a)所示译码器能正常工作。所显示的字符即为A3A2A1A0所表示的十进制数，显示的字符序列为0、1、6、9、4。当LE由0跳变为1时，数字4被锁存，持续显示4。 5个字符各2分 3．本题电路是由74HCT161用“反馈置数法”构成的计数器。设电路的初态为并行置入的数据D3 D2 D1

D0=0101，在第10个计数脉冲作用后，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变成0，因此在第11个计数脉冲作用后，数据输入端D3 D2 D1 D0=0101的状态被置入计数器，使Q3Q2Q1Q0=0101，为新的计数周期作好准备。 5分

电路的转态图如下图所示，它有11个状态，是一个十一进制计数器。 5分

五、电路设计题（每题10分，共20分）

1．8位相同数值比较要求对应的2个数相等。首先设计两个1位二进制数相等的比较器，设两个1位二进制数为Ai、Bi，输出为Li，则列出1位二进制数相等时的真值表，如表所示。

5分

由真值表写出逻辑表达式

Li AiBi AiBi Ai Bi （i=0~7）

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L L0·L1·L2·L3·L4·L5·L6·L7

A0 B0·A1 B1·A2 B2·A3 B3·A4 B4·A5 B5·A6 B6·A7 B7

= A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 5分

2．3位二进制计数器需要用3个触发器。因为是同步计数器，故各触发器的CP端接同一时钟脉冲源。 （1）列出该计数器的状态表和激励表，如下表所示 3分

（2）用卡诺图化简，如图题解3.2（a）所示，求激励方程组。 3分

D2 Q2Q1 Q2Q0 Q2Q1Q0 Q2 Q1Q0 D1 Q1Q0 Q1Q0 Q1 Q0 D0 Q0

（3）画出该计数器的逻辑电路图，如下图 4分

六、计算题（每题10分，共20分）

1．本电路是由555定时器构成的多谐振荡器。 2分

波形如下图所示，其中两个幅值分别是

2VCC

和VCC 4分

33

根据555定时器组成多谐振荡器的工作原理可得：

tpH 0.7 R1 R2 C tpL 0.7R2C

T tpH tpL 0.7 R1 2R2 C 4分

2．设N1为第一次积分时计数器的计数值。 （1） T1 N1 TCP

N13000

s 100ms 3分 fCP30 103

（2） Vomax

VimaxT1 1T15 0.1

Vdt V 5V 3分 imax3 6 0RCRC 100 10 10

2n

（3） 因为 VI，所以有

VREF

VI

2500 V 10V 8.3V 4分 REFn 2 3000

数字电子技术试题六参考答案

一、填空题（每空1分，共20分）

1．A B B D ；AB BD 2．AB ； BC 3．（11111110.01）B ；（376.2）O 4． 101001 B ；(3.68)H 5．写逻辑表达式；化简和变换；列真值表；总结功能 6．逻辑方程组；状态表；状态图；时序图 7．双积分；并联比较 8．两；滞回特性

二、化简及电路功能分析题（第1、2各5分，第3题10分，共20分） 1.分别填写卡诺图，再进行化简

1 1

1 1 1 1 1 1 1 1 1

1 11 =

111

1 1 1 1

B A

1

11

F ABCD ABC BCD ACD

2.L AB AC AB AC A B A C 3. 解：图2.2所示电路是由74HCT161用“反馈置数法”构成的计数器。设电路的初态为并行置入的数据D3 D2 D1 D0=0110，在第9个计数脉冲作用后，Q3Q2Q1Q0变成1111，使进位信号TC=1，并行置数使能端由1变成0，因此在第10个计数脉冲作用后，数据输入端D3 D2 D1 D0=0110的状态被置入计数器，使Q3Q2Q1Q0=0110，为新的计数周期作好准备。 5分 电路的转态图如图解2.2所示，它有10个状态，是一个十一进制计数器。 5分

C

三、PLD应用题(共10分)

解法一：首先将逻辑函数化为最简与或式，画出逻辑函数的卡诺图，如图题解3.1（a）所示。为减少乘积项数目，应使L0和L1有尽可能多的公共包围圈，L1采用包围0的方法进行化简得

L0 AB AC BC

L1 AB AC ABC 5分 用与阵列实现上述表达式中的4个与项，或阵列的两个或门实现相应的与项相加，通过两个异或门输出得到和的PLA电路，如图题解3.1（b）所示。

5分

图题解3.1（a） 图题解3.1（b）

解法二：若在L0、L1相应的卡诺图中，均用圈“1”的方法，可得

L0 L1 AB AC ABC

由此可画出相应的PLD图形（略）。

四、电路计算题（每题10分，共20分

1.解：第一级555定时电路构成的是多谐振荡器，其输出频率f 其中

tPH

1

2分 tPL

tPH 0.7(R27 R78) C2

0.7(R1x R2 R3) C2 1分

tPL 0.7R27C2 0.7R3C2 1分

由于R1X的范围是0～R1 ，所以，输出频率的范围为

11

2 ~

0.7(R1 R2 2R3)C20.7(R2 2R3)C2

由于后级555电路构成的单稳态触发器，其管脚2与前级输出相连，所以，只要前级输出电压的每个周期中

含有正脉冲，都将使触发器触发，其脉冲宽度为：tw R5C5ln3 1.1R5C5 2

因此，输出为频率由前级确定且可调，脉宽固定的矩形波 1

电路中二极管D作用是限幅前波，避免VCC的电压加到单稳输入端而造成过压损坏。 1分 2．解：设N1为第一次积分时计数器的计数值。 （1） T1 N1 TCP

N12000

s 100ms 3分 3fCP20 10

（2） omax

VimaxT1 1T15 0.1

Vdt V 5V 3分 imax3 6 RC 0RC100 10 10

2n

（3） 因为 VI，所以有

VREF

VI

1500 V 10V 7.5V 4分 REFn 2 2000

五、电路设计题（每题15分，共30分）

1. 解：8位相同数值比较要求对应的2个数相等。首先设计两个1位二进制数相等的比较器，设两个1位二进

制数为Ai、Bi，输出为Li，则列出1位二进制数相等时的真值表，如表题解5.1所示。 5分

表题解5.1

图

图题解5.1 5分

由真值表写出逻辑表达式

Li AiBi AiBi Ai Bi （i=0~7）

如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L，则

L L0·L1·L2·L3·L4·L5·L6·L7

A0 B0·A1 B1·A2 B2·A3 B3·A4 B4·A5 B5·A6 B6·A7 B7

A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 5分 由逻辑表达式可得逻辑图，如图题解5.1所示。

2. 解：由所给状态可知，需要2个D触发器。 1分

由所给状态表和编码方案，可以列出状态表（表5.2.1）和各触发器驱动信号的真值表（表5.2.2），

n 1

其中：D1 Q1n 1,D0 Q0

根据真值表可以画出卡诺图，并化简得到最简驱动方程和输出方程。

0110Z AQ1n

3分

由以上驱动方程和输出方程，可以画出电路逻辑图，如图5.2.1所示。 5分

数字电子技术试题七参考答案

一、填空题（每空1分，共20分）

1．(0010 0011 1111.0100 0101)B 2．(2.B7)H 3．AB AC ；0

4．A D 5．反馈清零；反馈置数 6．数据分配；使能输入（或使能）

7．Qn 1 JQn KQn 8．施密特触发器；单稳态触发器；多谐振荡器 9．高（快），低（慢） 10．D TQ TQ 或者 T Q 或者T⊙Q

11．脉冲宽度（或脉宽）；整个周期（或周期） 12．移位；置数

二、电路功能分析及简单设计题（每题10分，共20分）

1解：根据C、B、A的值确定Di中的哪个数据被送到输出端。 由图2.1中的逻辑电路图可知其数据输入端的状态为

D0 A0 D1 D7 1 D2 A2 D3 D5 0 D4 A0 D6 A2

由此可写出此时74HC151的功能表，如表2.1所示。 5分

02Y的波形，如图题解2.1所示。

图题解2.1 5分

2. 2．解：当LE 0时，图2.2(a)所示译码器能正常工作。所显示的字符即为A3A2A1A0所表示的十进制数，显示的字符序列为0、2、5、暗、4。当LE由0跳变为1时，数字4被锁存，所以持续显示4。 5个字符各2分。

三.PLD应用题 (共10分)

解：用卡诺图进行多个逻辑函数的化简时，应使公共包围圈尽可能多。

图题解3.1（a）

根据图题解3.1（a）所示的卡诺图化简得出各逻辑表达式如下：

L0 BC AC ABCL1 AB AB BC

L2 BC AC ABC ABC L0 ABCL3 C AB

5分

由图3.1所示的PAL实现的上述逻辑函数如图题解3.1（b）所示，将一个与项，即可实现L3的4个与项相或的要求。

的输出反馈到与阵列，作为L3的

5分

图题解3.1（b）

四、电路计算题（每题10分，共20分）

1．解：（1）555定时器与R1、RDS及C组成多谐振荡器。依题意，场效应管T工作于可变电阻区，当vI变化时，RDS的阻值不同，改变vI的数值，可改变振荡器的振荡频率。电路为压控振荡器。 5分

（2）根据555定时器组成多谐振荡器的工作原理可得

tpH 0.7 R1 RDS C

tpL 0.7RDSC

f

tpH

11.43

5分

tpLR1 2RDSC

2．解：设N1为第一次积分时计数器的计数值。 ⑴ T1 N1 TCP

N13000

s 200ms 3分 3fCP15 10

⑵ Vomax

VimaxT1 1T15 0.2

Vdt V 10V 3分 imax3 6 0RCRC 100 10 10

2n

⑶ 因为 VI，所以有

VREF

VI

2500 V 10V 8.3V 4分 REFn 2 3000

五、电路设计题（每题15分，共30分）

1. 解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式

m4·m6·m7 Y0·Y4·Y6·Y7 8分 F BC AB (A A)BC AB(C C) m0 m4 m6 m7 m0·

在译码器输出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A2端，C接最低位A0，逻辑

图如图题解5.1所示。

图题解5.1

7分

2. 解：因为=24，有16<M<256，所以要用两片74HCT161。将两芯片的CP端直接与计数脉冲相连，构成同步电路，并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈清零法”跳过256-25=231个多余状态。 8分

利用74HCT161的“异步清零”功能，在第25个计数脉冲作用后，电路的输出状态为00011001时，将低位芯片的Q3及高位芯片的Q0信号经与非门产生清零信号，输出到两芯片的异步清零端，使计数器从00000000状态开始重新计数。其电路如图题解5.2所示。

图题解5.2

7分

数字电子技术试题九参考答案

一、填空题：（每空1分，共10分）

1． 与、或、非 2． H=1、L=0 3．写出输出端的逻辑表达式 ; 化简和变换逻辑表达 ; 列真值表 ;

确定功能 4．J K 5． 滞后； 两 6． 并行

二、选择题（每小题5分，共20分）

1． d 2．b 3．a 4．a 三、电路功能分析题（每小题10分，共20分）

1．图3-1是用“反馈置数法”构成的十一进制计数器，状态图如图解3-1所示。 5分

设电路的初态为0101，在第10个计数脉冲作用后，QDQCQBQA变成1111,使进位端RCO＝1，预置数控制端LD由1变成0，因此在第11个计数脉冲作用后，置数输入端DCBA＝0101的状态被置入计数器，使QDQCQBQA重新变成0101，为新的计数周期做好准备。 5分

2．两片74161级连后，输出端共有16×16＝256个不同的状态，而在用“反馈清零法”构成的图3-2所示电路中，预置数输入端所加的数据为0101 0010，它所对应的十进制数是82，说明该电路从0101 0010状态开始计数，跳过了82个状态，因此该电路的模M=256―82=174。 10分

四、应用题（每小题10分，共20分）

1．把式L XYZ XYZ XY变换成最小项表达式：L XYZ XYZ XYZ XYZ 3分 再写成如下形式：L m3D3 m5D5 m6D6 m7D7，此式符合Y miDi的形式，

i 07

显然D3、D5、D6、D7都应该等于1，而式中没有出现的最小项m0、m1、m2、m4的控制变量D0、D1、 D2、D4都应该等于0。 3分

由此可画出该逻辑函数产生器的逻辑图，如图解4-1所示。 4分

1． (1) 图4-2a中定时器555(1)组成施密特触发器，将输入心电信号变换为脉冲信号，555(2)与BJT、R、C组成可重复

触发的单稳态电路，RC参数取值使单稳输出脉宽tw大于正常心电信号周期。

本文来源：https://www.bwwdw.com/article/kcpj.html