修改不规范Orcad生成的网表，正确导入allegro（四）

修改cadence生成的网表，正确导入allegro

原理图是硬件用Orcad画的，不太规范，存在一些非法字符等错误，如果pcb用pads设计那是可以导入网表，可以同步，方法后续会说明，但用allegro设计，存在非法字符是不能直接导入网表，需要修改网表。

要正确导入必须要有正确的网表和库文件。

库文件：上次讲了pads转allegro，生成了brd文件，这里就可以用brd导出allegro的库，但库存在一些问题，问题的修改方法，可参考之前的文档--allegro修改pads生成的库文件。 网表：接下来就是要说明的重点。

A.打开Orcad的原理图，用第三方网表导出后缀名zxd.net的文件。为了避免后续找不到库文件路途，现统一放在一个文件夹内。

B.新生成brd文件，取名zxd.brd，画个板框属性，订好原点坐标。如下图

C.在allegro用第二方网表导入net，因为有非法字母，不行，出现问题报表，如图，把报表另存error.txt之后打开，一一查看错误。

可以类似总结出以下问题：

1. ERROR(SPMHNI-67): Cannot find device file for 'C0402'.

RE：出现这种问题，主要是库文件，缺乏一个c0402.txt文档，用allegro打开c0402.dra，选择file---Create Device...---选择IC，确认ok即可。这里只是选择一个代表，所有的库文件，都要如此做，生成TXT文档。

2. ERROR(SPMHNI-67): Cannot find device file for 'SOT23_123'.

RE:前面已经生成了txt文档，还出现提示，那就去确认pcb封装名字和原理图footprint名字是否一样，如图，检查发现一个中横线一个下划线，导致不一样，这里就需要修改，一般我习惯于中横线，就要改原理图的footprint。

同时还发现有以下非法字母问题：小数点、括号。

3. ERROR(SPMHNI-114): Reference/function designator 'C100' not found, pin ignored. RE:这个问题上面第一点解决就解决了。

4. ERROR(SPMHNI-114): Reference/function designator 'D1' not found, pin ignored.

RE:检查了上面三个问题，发现都是正确的，只能去打开网表net文档。打开文档，查找D1发现了问题：有空格，还有双引号，改成单引号。也可以去编辑原理图的Value值

修改如下

5. ERROR(SPMHNI-113): Expected ';' , found an illegal character, line ignored.

RE：在net文档中找到16页的内容，把他们删除就可以了。

D.找到修改之后的另存网表，用allegro导入，ok之后，还需要检查一下单点网络。

本文来源：https://www.bwwdw.com/article/k3yp.html