半导体集成电路 习题答案

第1章 集成电路的基本制造工艺

1.6 一般TTL集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL集成电路的外延层电阻率高。

第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题

2.2 利用截锥体电阻公式，计算TTL“与非”门输出管的rCS，其图形如图题2.2 所示。

提示：先求截锥体的高度

T?Tepi?xjc?xmc?epi?TBL?up 然后利用公式： rc1?lnb/a ，

WLa?b??TrC2?RS?BL?LE?C1? WBL2 rc3??TWL?lnb/a a?b rCS?rC1?rC2?rC3

注意：在计算W、L时, 应考虑横向扩散。

2.3 伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?

答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。

2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下 ，VOL≤0.4V，请在坐标纸上放大500倍画出其版图。给出设计条件如下： 答： 解题思路

?由I0、?求有效发射区周长LEeff；

?由设计条件画图

①先画发射区引线孔；

②由孔四边各距DA画出发射区扩散孔； ③由DA先画出基区扩散孔的三边； ④由DE?B画出基区引线孔；

⑤由DA画出基区扩散孔的另一边； ⑥由DA先画出外延岛的三边； ⑦由DB?C画出集电极接触孔； ⑧由DA画出外延岛的另一边； ⑨由dI画出隔离槽的四周；

⑩验证所画晶体管的rCS是否满足VOL?0.4V的条件，若不满足，则要对所作

0 的图进行修正，直至满足VOL?0.4V的条件。（VOL?VCES?I0rCS 及己知

VC0ES?0.05V）

第3章 集成电路中的无源元件 复 习 思 考 题

3.3 设计一个4kΩ的基区扩散电阻及其版图。 试求： (1) 可取的电阻最小线宽WRmin=?你取多少?

答：12μm

(2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?

答：一个弯头

第4章 晶体管晶体管逻辑(TTL)电路 复 习 思 考 题

4.4 某个TTL与非门的输出低电平测试结果为 VOL=1V。试问这个器件合格吗?上 机使用时有什么问题? 答：不合格。

4.5 试分析图题4.5所示STTL电路在导通态和截止态时各节点的电压和电流，假定各管的

?=20, VBEF和一般NPN管相同， VBCF=0.55V, VCES=0.4～0.5V, VCES1=0.1～0.2V。

答：（1）导通态（输出为低电平）

VB1?2.1V ， VB2?1.55V ，VB3?1.2V ，VB4?0.5V ，VB5?0.8V ， IR1?IB1?2.1mA ，IR2?IC2?4.9mA ，IR4?IE3?IR5?0.25mA IB3?0.012mA ，IB4?0 ，IB5?3.4mA ，IB6?IRB6?0.2mA IE2?7mA ，IC6?IRC6?3.2mA ，ICCL?7.2mA （2）截止态（输出为高电平）

VB1?1.1V ，VB2?0.5V ，VB1?4.95V ，VB4?4.2V

IR1?IB1?2.79mA ，IR4?2.1mA ，IB2?IB5?IB6?0 ，IB4与I0有关 ICCH?IR1?IR2?IR4?IB4

4.7 要求图题4.7所示电路在低电平输出时带动20个同类门，试计算输出管 Q5的集电极串联电阻的最大值 rCS5,max是多少?

答：24?

4.8 试分析图题4.8所示两种电路在逻辑功能上的差别及产生差别的原因，并写出F，F′的逻辑表达式。

答：F?A?BC , F?ABC

4.9 写出图题4.9所示电路的输入与输出的逻辑关系。

答：ABC?DE

4.11 写出图题4.11所示电路的Q与A，B的逻辑关系，并说明为什么输出级一定要用有源泄放电路。

答：Q?A?B

第5章 发射极耦合逻辑(ECL)电路 不做习题

''''

第6章 集成注入逻辑( IL)电路

不做习题

第7章 MOS反相器 复 习 思 考 题

7.1已知一自举反相器如图题7.1所示，其负载管的W/L=2，设其他参数为

2VT=0.7V, VDD=5V, k?1?10?5A/V2，忽略衬底偏置效应。

(1) 当 VIH?VDD时，欲使VOL=0.3V，驱动管应取何尺寸?

答：?

7.2 有一E/D NMOS反相器，若 VTE=2V,VTD =-2V, ?R=25,VDD=5V。 (1) 求此反相器的逻辑电平是多少?

答：VOL2VTD ?2?R(VDD?VTE)?W??9? ?L?

第8章 MOS基本逻辑单元 复 习 思 考 题

8.2 图题 8.2为一E/D NMOS电路。 (1) 试问此电路可实现何种逻辑运算?

答：A?B

(2) 设 VDD?5V, VTD??3V, VTE?1V， 输入高电平为 VIH?VDD，输入低电平为

VIL?0V。

求各种输入情况下电路的直流工作状态、各结点电位、各支路电流及直流功耗。 答：?设端VB?VIL?0V，而A端又分两种情况： ①输入高电平VA?VDD?5V

VM?0.063V IM1?IM2?0.03mA VN?0.063V IM3?IM4?IM5?0 VY?5V IM8?IM9?0 IM6?IM7?0.03mA PD?0.3mW

②输入低电平VA?VIL?0V

VM?5V IM1?IM2?0.03mA

VN?0.127V IM1?IM2?IM4?IM8?IM9?0 VY?0.21V IM3?IM5?IM6?0.03mA IM7?0.06mA PD?0.3mW

?设端VB?VIH?5V，而A端又分两种情况： ①输入高电平VA?VDD?5V

VM?0.127V IM1?IM3?IM4?0.03mA VN?5V IM2?0.06mA VY?0.21V IM5?IM6?IM7?0 IM8?IM9?0.03mA PD?0.45mW

②输入低电平VA?VIL?0V

本文来源：https://www.bwwdw.com/article/k02f.html