CMOS运放的设计和几何规划优化方法研究

CMOS运放的设计和几何规划优化方法研究

目录

摘要··········································2 第一章 绪论··································2 第二章 两级运算放大器

§2.1 电路及设计指标······················3

········4 §2.2 性能参数与约束条件的简略分析·第三章 手工设计及仿真结果

§3.1 手工计算···························10 §3.2 结合HSPICE模拟调整参数值··········13 §3.3 运放的仿真测试结果··················14

第四章 几何规划(GP)优化方法设计运放

§4.1 GPCAD简介·························18

···················19 §4.2 几何规划优化设计·

§4.3 Mosek标准格式的公式整理·············22 §4.4 优化结果····························29 §4.5 设计不足与讨论······················31

附录··········································32 ···35 参考文献···································致谢··········································35

CMOS运放的设计和几何规划优化方法研究

摘要

随着SOC、混合信号集成电路的发展，作为数字芯片与外部世界的接口电路——模拟集成电路的设计变得越来越重要。但随着电路复杂性的不断提高以及设计周期的限制，一直以来采用的以经验为主的设计方法已经越来越不能适应集成电路产业的高速发展，本文就介绍了一种采用数学最优化方法——Geometric Programming(几何规划)对两级运放的设计进行优化的方法。通常情况下，我们采用手工计算与SPICE仿真相结合的方法来设计运放。但在这个过程中，有些参数的选取完全就要靠设计者的经验，因而最终得到的结果往往只是局部的最优解。而几何规划（GP）方法是根据设计要求，通过运放设计的一般步骤，得到需要优化的目标函数以及它的一系列约束不等式、约束等式，然后将它们转化成一个几何规划问题，最后采用数学优化求解方法求得一个全局最优解。

关键词：

模拟集成电路CAD、运算放大器、Geometric Programming、几何规划优化

第一章 绪论

随着集成电路的发展，电路设计已经与EDA工具密不可分。在数字集成电路的设计领域，逻辑综合与自动布局布线的设计方法已经非常成熟；然而到目前为止，仍然没有一个成熟的模拟电路CAD解决方案。在研究领域，许多学者提出了各种各样的优化算法，致力于解决模拟电路的自动综合技术。Geometric Programming（几何规划）优化设计方法就是其中的一种。该优化方法的基本思想是把模拟电路的性能指标转化成数学程序，从而运用数学方法来解决其电路最优配置问题。由于运放在SOC、大规模混合集成电路等中的应用极其广泛，在不同的使用场合需要不同的性能要求，若使用手工设计与SPICE仿真相结合的方法，就不得不对每一个具体的性能指标都从头开始设计，不仅费时、费力，还不一定能够得到最优的设计结果；而采用几何规划优化的设计方法，则只需将变动的性能指标带入程序，就可以方便、快速地得到最优的设计方案，从而实现了“复用”设计。

本文结构方面是如下安排的。第二章给出一种ULSI中常用的两级运放的电路及要求达到的性能指标，并对其设计原理进行一些简单的分析与介绍。第三章运用手工计算与SPICE仿真相结合的方法对该运放的参数进行设计并给出仿真结果。第四章运用GP优化的方法对该运放参数进行设计，并将仿真结果与第三部分的仿真结果进行分析比较。最后在附录中列出了设计与模拟过程中用到的模型。

CMOS运放的设计和几何规划优化方法研究

第二章 两级运算放大器

§2.1 电路结构及设计指标

L

图2.1 两级运算放大器

上图为广泛用于模拟ULSI中的一种两级运算放大器的电路图。它包括一个差分输入级，一个驱动负载电容CL的共源放大级，和一个稳定跨导偏置电流电路。因为该运放往往作为模拟集成电路中的一个子电路，因此负载电容CL往往是几个皮法，故省去了输出驱动级。其中正电源电压VDD取5V，负电源电压VSS取0V。

该运放所要求达到的性能指标如下： ●管子长度≥ 0.8 μm

●管子宽度≥ 1 μm ●面积≤ 10000 μm2 ● 负载电容= 3 pF

●共模输入电压固定在（VDD + VSS）/2

●输出动态范围[0.1(VDD-VSS), 0.9(VDD-VSS)] ●静态功耗≤ 2mW

●开环直流增益≥ 80 dB ●单位增益带宽≥ 40 MHz ●相位裕量≥ 60 degree ●转换速率≥ 30 V/us

●共模抑制比≥ 60dB ●负电源抑制比≥ 80dB

●等效输入噪声≤ 300 nV/ HZ @1KHz

●输入失调电压≤ 0.5 mV 显然，该运放有30个设计参数：

●所有管子的宽长，Wi，Li，i=1…14 ● 电阻RB和补偿电容Cc

CMOS运放的设计和几何规划优化方法研究

§2.2 性能参数与约束条件的简略分析

（1）开环增益Av

如图2.2为两级放大器的差分输入级

图2.2 运放的差分输入级

第一级增益AV1= Gm1Ro1= gm1(ro2 ro4)，第二级为M6&M7组成的共源放大器，增益

A

V2

= Gm2Ro2= g

m6

(ro6

ro7)。

所以整个放大器的增益为： A

g

m2

V=

g

m6 o2+

o4 o6+o7

（2）频率特性与相位补偿

该电路共存在四个极点：

（1） 补偿电容引入的主极点：

ωo1

p1=

A

=g

o2

+g

o4

2

+1CC

'

A

2

+1CC

'

其中CC

'

=CC+Cgd6，因此由密勒效应形成的该极点是一个主极点。

（2） 输出极点

该极点由输出电容CL引起。忽略掉一些寄生电容，则

ω

≈gm6pout

C

，该极点是第二极点。

L

CMOS运放的设计和几何规划优化方法研究

（3） 镜像极点

ω

=pmirror

gC+C+C

gs3

gs4

m3db1

+Cdb3+Cgd1

≈

g2C

m3gs3

≈T 2

该极点是第三极点

（4） 寄生极点

该极点存在与Cc与M14消除正向零点的回路中。

ωp4=

1

RC

on14

1

其中C1=Cgs6+Cgd4+Cdb2+Cdb4+Cgd2

密勒电容Cc实现了对放大器的频率补偿，但同时由于有了通过Cc的正馈通路，因而产生了一个位于右半平面的零点ωz=

gC

m6C

，该零点将引入负的相位平移，使得相位裕量减小，

运放的稳定性变差。

为了消除该零点对相位的影响，可以引入一个工作在线形区的M14管，作为一个电阻与Cc共同构成反馈回路。串联上这个电阻之后，引入的零点将会移动，即ωz≈

1

1

on14 gCC Rm6

可见，Ron14值的选取将会决定这个正馈零点被搬移到的位置。这时候一般可以采用对M14的两种取值方法来解决这个问题。

第一种方法，即参考资料[2]、[3]中采用的方法是取Ron14=gm6，这样ωz将被推到无穷远处，自然就不会对相位产生什么影响。

第二种方法，也是我认为更好的一种方法。是利用这个零点可以被搬移的特点，将该正馈零点从右半平面搬移到对相位没有影响的左半平面，且选取M14的适当值，使得该零点刚好位于第一非主极点的位置。这样，不仅可以消除该零点对相位裕量的影响，还可以抵消掉第一非主极点对相位的影响，从而减轻了相位裕量对设计指标的限制，进而可以增大单位增益带宽，提高运放的性能。 那么M14的尺寸选取是如何确定的呢？

∵ωz≈

1

Cg

C

1

1m6

Ron14

而该运放的第一非主极点位于左半平面，且ωp≈

1

1m6

g

m6L

C

，

∴ 可以令

Cg

C

Ron14

=

g

m6L

Ron14≈L

CC

+C

m6

CMOS运放的设计和几何规划优化方法研究

CMOS运放的设计和几何规划优化方法研究

接下来需要面对的问题就是，如何得到一个稳定的偏置电压，使得M14始终工作在所设定的线形区。

电路中如果选择合适的M13管的宽长比，使VGS13=VGS6，则VGS14=VGS11。由于

g

m11

=µ

n

W C (V L

ox

11

，Ron14=GS11VTH11)

W

µnCox L (VGS14VTH14)

14

1

∴Ron14=g

1

m11

W

L W L

11

14

当零点与极点抵消时，有gm11

1

W L W L

11

=g

L 1+ m6

CC

1

14

所以可以得到M14管的宽长比：

（3）等效输入噪声

因为运放第二级所产生的等效输入噪声要除以第一级的增益，相对很小，所以可以忽略掉。所以仅考虑第一级的输入噪声。

等效输入噪声可以用如下式子表示：

α2

sn,in=+β

f

其中β表示热噪声，

α

f

表示1/f噪声。

且分别可以用以下的公式来计算：

1

1+α=

CoxW1L1

2K

fp

KµLKL

fn

nfp

p

2

12

，

β 3

因此，等效输入噪声只是L1，L3，W1和IDS1的函数。

CMOS运放的设计和几何规划优化方法研究

（4）转换速率Slew Rate（SR）

转换速率反映了运放在大信号工作下的电流驱动能力。

在该运放中，偏置电流Ids5通过管子M2，或者M1、M3、M4对电容Cc进行充电或者放电；另外，偏置电流Ids7通过管子M7，或者偏置电流Ids6通过管子M6，对电容Cc+CL进行充电或者放电。运放的转换速率定义为这两个中的最小的一个。

DS5,即SR=min

C

+ CL

DS7

（5）静态功耗

因为

P

static

=(VDD VSS)(IDS8+IDS9+IDS5+IDS7)，所以一旦电源电压固定，那么静态

功耗的指标将直接限制各支路电流的和。总的电流大小确定之后，我们就需要给各个支

路分配一定的静态工作电流。这时候各支路电流如何分配就要看设计人员的经验了，所以很可能电流的分配并不能使整个电路的性能达到全局的最优。

（6）输入失调电压

为了使输入失调电压尽可能的小，需要M3、M4、M6在设计时达到完全匹配，保证通过它们的电流密度相等。

则需要满足：

L=L=L

3

4

6

DS5

==× W3W4 2× W6

IDS7

（7）偏置电路

偏置电路采用带一级cascode的Widlar电流镜，在提供偏置电流的同时，还为M14的

栅极提供偏置电压。电路图如下：

VCC

M9

M1

M3

RGND

图2.3 带一级cascode的Widlar电流镜

CMOS运放的设计和几何规划优化方法研究

管子M8、M9构成电流镜，且将它们的宽长都设计成完全相等，以得到相等的电流。 管子M12、M13、Rb满足关系式：

V

GS12

+IDS12 RB=VGS13

又有Veff=VGS Vth， 假定VGS12=VGS13，

得到： 带入得

V

eff12

+IDS12 RB=Veff13

+IDS12 RB=

∵

IDS12=IDS8=IDS9=IDS12

IDS13 RB

所以：gm13==

B

因此M13的跨导只与M13和M12的尺寸比，和电阻Rb的大小有关系，与工艺以及温

度无关。

一般情况下，取

W

L

=4

12

W

L

，则gm13=

13

1

R

。

B

（8）直流偏置条件

运放必须保证在共模输入动态范围和输出动态范围之内，所有管子（M14除外）都工作在饱和区。 即对每个管子都需要满足条件：

DS

≥GS TH

（9）过驱动条件

放大器正常工作情况下，必须保证每个管子在工作时远离亚阈值区，同时也可以提高晶体管的匹配度，从而对每一个管子至少有如下的条件约束：

VGS VT≥ Voverdrive,min

通常Voverdrive,min最小可以取到130mV，但具体的取值还要根据各个管子的具体情况而定。

CMOS运放的设计和几何规划优化方法研究

（10）共模抑制比（CMRR）

共模抑制比可以用以下式子表示：

CMRR=

2*g

O1

g

m1

g

+g

O3

*g

m3

=

O5

（11）负电源抑制比（NPSRR）

负电源抑制比可以用以下式子表示：

NPSRR=

ggg+g

*g

m1

m6

O2

O4

=

O6

（12）管子尺寸限制

根据工艺和版图规则的要求，所有管子的宽、长必须满足限制要求：

1000≥WN≥1(N=1,2...14)20≥LN≥0.8(N=1,2...14)

（13）面积限制

整个运放的面积可以近似为所有管子和电容的面积之和

A=α0+α1CC+α2∑WILI

I=114

在此取为100；在此取为1000；其中α0表示一个固定面积，α1表示单位电容的面积大小，

2

α表示一个比例系数，它是考虑到漏、源区和连线的面积，在此取为8。

CMOS运放的设计和几何规划优化方法研究

第三章 手工设计及仿真结果

§3.1 手工计算

给定运放工作的正电源电压为5V，负电源电压为0V。由设计指标的要求，静态功耗不大于2mw，所以电源提供的总电流必须不大于400uA。首先进行电流分配：偏置电路各分配10uA；将第二级分配尽可能大的电流，定为290uA；剩余的90uA分配给第一级电路。并且这样的分配可以保证在Cc小于3pf的时候满足SR≥30V/us的要求。具体的设计，先从等效输入噪声入手。

（1）．等效输入噪声

忽略第二级的等效输入噪声，因为第二级的等效输入噪声要除以第一级的增益。第一级

α2

的等效输入噪声功率谱密度sn,in=+β，其中

f

1

fp 1+α=

CoxW1L1

2K

KµLKL

fn

nfp

p

2

12

，β 3

因此，等效输入噪声只是L1，L3，令L1，L3都取长度的最小值0.8µ，

W1和IDS1的函数。

22 ≤Smax= 300则由等效输入噪声要求Sn

,in

，

（f=1KHZ）时。将上式中各量分别带入2

具体数值进行计算，可以发现在1khz时，上式中第二项即热噪声相对第一项来说可以忽略不计，并计算得W1≥228um，于是取W1=228u。

（2）．由带宽与极点的关系确定M6的大小

由于密勒补偿电容Cc的存在，P1和P2两个极点将会分开得很远，这样在单位增益带宽频率处第一极点引入大约-90使得第二极点对相位的移动没有贡献。

这时候ωu参照[3]中的理论计算，ωp2达到最大值3.73，

u

最大。因为还存在更高极点的影响，在此取2p3=1.63。且因为此

u

p2

时第二极点的附加相移被抵消掉，所以此时的相位裕度也会较大，可以满足60度的要求。

CMOS运放的设计和几何规划优化方法研究

并且，因为第二极点

ωp2=

gm6L

6

12

3

g

m6

=ωp2×CL=2π×3×40×10×3×10=2.26×10

又gm6

W L

=85.4，各个管的L都取最小值0.8µ，

6

所以得到W6=68.3u。

（3）．由失调电压的要求，根据M6管的大小和流过它们的电流大小关系确定M3，M4管的大小

W

W W L = = L L

I

3

4

ds6ds3,4

6

=13.25 W3=W4=10.6µ

（4）．确定M5，M7

由输出的动态范围要求，当输出电压从0V变化到4.5V，应保证M5，M7两管始终处于饱和区，所以这两个管的有效电压都设置为0.5v。

∴

W =2 CVL

ds5

5

p

ox

2eff5

=20.87 W5=16.7µ

∴

W = W L L I

7

5

ds7ds5

=67.3 W7=53.8µ

（5）．偏置部分与频率补偿部分的设计

W

W = W = L

L L

∴W=W=1.85µ

8

9

ds5ds8,9

8

9

5

=2.3

偏置部分采用的是带一级cascode的widlar电流镜，且M11，M13同时为M14提供栅极的电压偏置。因为两个支路的电流相等均为10u，由第二章中的理论推导可得，M12管的宽长比应取为M13管宽长比的4倍，Rb的值应取为1/g13。所以应该先确定M13管的大小。 因为由Cc的密勒补偿作用，同时产生一个离原点较近的零点，且位于右半平面。由于各极点在左半平面，在右半平面的零点贡献了更大的相移，因此使相位交点向原点移动。而且，从波特近似中可知，这零点减缓了幅值的下降，因而使增益交点外推，更远离原点。结果大大降低了稳定性。电路中是通过引入工作在线形区的M14来消除此零点的相移。将此零点移到左半平面，且使其值等于第一个非主极点的值，以便消除第一个非主极点对相位的影响。

CMOS运放的设计和几何规划优化方法研究

CMOS运放的设计和几何规划优化方法研究

∵ωz≈

Cg

C

1

1m6

Ron14+C

m6

∴

Cg

C

1

1

m6

Ron14

=

g

m6L

C

Ron14≈L

CC

电路中如果选择合适的M13管的宽长比，使V=V，则V=V。由于

GS13GS6GS14GS11 1

g

m11

=µ

C ox

W n

L

(VGS11

VTH11

) ，Ron14

= µ W nCox 11

L (VGS14 VTH14)14

W

∴R 1

L 11

on14=g

m11

W

L

14

W 当零点与极点抵消时，有g 1

1

m11

L 11

=g

m6 1+L

CC W L

14

所以可以得到M14管的宽长比

W

上述推导的前提是V， W 6

=2.9GS13=VGS6

L

=L

13

ds6ds13

W13

=2.35µ

取M11，M10两个管的大小与M13管相同，则

W10=W11=

2.35µ

∴W12=4W13=9.4µ

R

=

1

B

=

=12.9K

m13

∴

Cc取为1.5pf）

=29

W14=23µ

CMOS运放的设计和几何规划优化方法研究

§3.2 结合HSPICE模拟调整参数值

结合hspice的模拟，对管子参数进行适当修正。将电路图及各个管子的具体参数写入网表，对电路进行直流工作点分析。输入网表时，各个管子的长度应该输入的值为：

L=Leff+2LD。因为一级模型给定的Ld为0.2u，而管子的Leff设定为0.8u，所以各个管子的

长度应该输入为1.2u。进行静态工作点分析（.OP）时发现：

（一） 偏置部分的电流比设定的10u要小一点，这是由于Rb的取值是

1

，而gm13在计

m13

算时没有考虑沟道长度调制效应，所以应该对对Rb的值进行一下调整，修正几次，最终将其值定为11.66k，此时偏置电路的电流正好为10u。

W 2

（二） M9管的电流比10u略大，由公式Ids=1µnCox Veff(1+λVds)，经分析得，是由于2 L

M9管的Vds比M8管的Vds大1.5v左右导致。

（三） 分析各个管子的有效电压vdsat时发现，1，2两个管子的vdsat只有不到100mv，不太满足过驱动条件，因而需要调节一下它们的vdsat大小。将vdsat设为150mv，带入

I

ds

=

1 W 2 W

1+λVds)公式，在电流不变的情况下，其 变为(µ CVoxeff

2n L L

95，由于等效输入噪声

W 的限制，1，2管的W不能减小了，所以采用增大1，2管的L方法，同时由于 变为95，

L

它们的W同时要减小。适当增大L，将Leff改为1.2u，则W应为114u。将W1和W2的宽长乘积不变的情况下做如上调整后，3，4管的Leff同样要调整为1.2u（由于噪声限制，需要M1、M2、M3、M4管的长度相等），在保证3，4管的宽长比不变的情况下，需要将W3和W4调整为16u。

（四） 运放第二级的偏置电流设定在290u，但实际模拟出来的值为302u，这是由于M7管的Vds相比M8管的Vds大出2v多造成的，将静态工作点分析的7管的Vds带入电流修正公

W 2

式Ids=1µnCox Veff(1+λVds)进行计算，得到调整的宽长比，反复修正几次，得到将偏置电

2

L

流调为290u时的7管的宽W7=47u。

将修正后的各个参数重新写入网表文件并进行直流工作点分析，发现各个MOS管均正常工作在饱和区，偏置电路和第一、第二级放大电路的电流都达到了设定的值，并且两极放大管的跨导与计算值也基本一致。

至此，该运放的手工设计已经基本完成了，并且各项指标的计算结果也满足要求。但有一点值得注意，因为设计时将补偿电容Cc定为1.5pf，那么由电流分配关系和转换速率SR的计算公式，可以得到SR=60 V/us。这比设计要求达到的30 V/us大很多，为什么在设计时要取大一些的SR，将在下一节对SR的测试时加以解释。

CMOS运放的设计和几何规划优化方法研究

§3.3 对运放的仿真测试结果

（1）.直流工作点分析

使用.OP语句，得到静态功耗为1.99mw。 各个节点电压为： 节点 Vi1 3 7

电压值 2.5v 951mv 2.06v

节点 Vi2 4 8

电压值 2.5v 951mv 978mv

节点 1 5 9

电压值 3.8v

1.2v 964mv

节点 2 6 10

电压值 951mv 3.62v 117mv

由spice分析结果得，静态工作点满足要求，各个MOS管处于正常工作状态，并且有足够的过驱动电压。

（2）.失调电压分析（offset）

Dt

DD

如图3.1所示连接电路，将运放的反相输入端与地之间接2.5V的直流电压，扫描同相端与反相端之间的直流电压，当输出端电压刚好为2.5V时，对应的同相端与反相端之间的电压值即为失调电压。网表为：

vin1 vi1 gnd 2.5v vin2 vi2 vi1 x

.tran 1us 1ms sweep x 0.075mv 0.08mv 0.001mv

测得失调电压为０.０７７mv。

（3）共模输入电压范围

交Vout

CMOS运放的设计和几何规划优化方法研究

电路如图3.2所示连接，在运放同相端与反相端之间加交流信号进行.ac测试，同时在反相输入端加共模扫描信号，则能保证电路正常工作的直流电压范围即为共模输入电压范围。网表输入为：

vin1 vi1 gnd dc=x vin2 vi2 vi1 0v ac=1v

.ac dec 10 10 1000meg sweep x 0 5v 0.1v

测得共模输入范围为1.0v~3.6v。（见图3.3）

图 3.3 共模点测试结果 图 3.4 动态输出范围测试结果

（4） 运放的动态输出范围

如上图3.5，将运放接成负反馈的放大器，放大倍数设为10倍，在反相输入端接变化峰值的扫描正弦电压，测试输出端的动态输出电压范围。

网表为： r1 5 vi1 10k

r2 vi1 12 1k r3 vi2 gnd 910

v1 12 gnd sin(2.5v x 1k) v2 vi2 gnd 2.5v

tran 0.01ms 1ms sweep x 0.15v 0.25v 0.01v

测得动态范围为０.4v～４.6v。（见图3.4）

R1

CMOS运放的设计和几何规划优化方法研究

（5） 交流小信号分析

用.ac语句进行交流小信号的分析测试，得到运放的开环增益、单位增益带宽和相位裕量。开环增益测得值为85DB。单位增益带宽为51MHz，相位裕量为67degree。(如图3.6所示

)

图 3.6 交流小信号测试 图 3.7转换速率SR测试

（6） 共模抑制比（CMRR）

在输入端加上共模小信号，把差模放大倍数与共模放大倍数相除，就得到CMRR。 网表如下： xamp vi1 vi2 vdd gnd 5 amp

xamp2 vc1 vc2 vdd gnd vout2 amp vin1 vi1 gnd 2.5v vin2 vi2 vi1 ac=1v

vcin1 vc1 gnd 2.5v ac=1v vcin2 vc2 vc1 0v

.ac dec 10 10 1000meg

.probe CMRR=par('20*log10(v(5)/v(vin2))-20*log10(v(vout2)/v(vcin2))') 测得CMRR=89DB。

（7） 转换速率（SR）

CMOS运放的设计和几何规划优化方法研究

电路接法如上页图3.8，将输出端全部反馈回反相输入端，即将运放接成单位增益放大器，然后在同相输入端分别加正、负阶跃脉冲，进行瞬态分析，即可得到Slew Rate的值。

vin1 vi2 gnd pulse 0 5v 1us 0 0 1us 2us vin2 vi1 5 0 .tran 1ns 3us

测得SR为35V／us。（见图3.7）

这里需要指出，为什么手工计算的SR可以达到60V／us，但SPICE模拟的结果却只

DS5

能达到35V／us。由SR的定义SR=min ,DS7

C

，即在该运放中，偏置电流 C+L

Ids5通过管

子M2，或者M1、M3、M4对电容Cc进行充电或者放电；另外，偏置电流Ids7通过管子

M7，或者偏置电流Ids6通过管子M6，对电容Cc+CL进行充电或者放电。运放的转换速率定义为这两个中的最小的一个。在该运放的转换过程中，DS5是较小的值，所以由它定义了

C

转换速率的大小。然而在实际的转换过程中，这个模型只是转换速率的近似，存在一定的误差。因为偏置电流Ids5通过管子M2，或者M1、M3、M4对电容Cc进行充放电时，M1或M2何时导通、何时关闭并不能确定，所以实际上对Cc进行充放电的平均电流肯定会小于Ids5，由此导致了手工计算的SR与SPICE 模拟的SR之间有一定的偏差。这就告诉我们在设计SR指标时，应当考虑到这个SR模型的不精确性，将转换速率尽量设计得大一些，以保证在一定偏差内运放的实际转换速率能够达到规格要求。这个问题在下一章进行几何规划优化时还会碰到。

（8） 等效输入噪声

使用.noise语句：.noise v(5) vin2 1000

测得噪声为

299nV

KHz。

CMOS运放的设计和几何规划优化方法研究

第四章、 GP优化方法设计运放

本章采用GPCAD的方法，利用matlab、mosek等数学工具对二级运放进行设计。针对设计指标中的单位增益带宽一项，进行优化设计，最终得到了一个使单位增益带宽最大的全局最优设计。并与第三章中的仿真结果进行分析、比较。

§4.1 GPCAD简介

Geometric programming(GP)优化方法是一种数学上的优化方法，在二十世纪六十年代后期已经出现并开始应用于各个领域。近年来更是大规模的应用在使数字电路的Elmore延迟最小化而得到相应的晶体管和导线的尺寸。但是，在模拟集成电路的设计中还很少使用。

这里先对GP优化方法进行简单的介绍。

假设x1，…，xn是n个正实变量，我们用x表示向量（x1，…，xn），如果一个函数f满足下式，则称f是向量x的一个多项式函数。

f

(x,...x)=∑cxaxa...xa

1k

2k

t

nk

1n

k=1

k12n

其中ck≥0，ank∈R。

c

k

必须是一个非负数，而ank可以是任何实数、负数或者分数。

如果t=1，只有一个项，称f是向量x的一个单项式函数。多项式函数是加法、减法和非负比例三种操作，而单项式函数是乘法和非负比例两种操作。几何优化是如下形式的一个优化问题：

minimize subject to

f(x)

f(x)≤1,i=1,...,m

i

g(x)=1,i=1,...,p

i

x

其中

i

>0,i=1,...,n

f

1

,...,

f

m

是多项式函数，g1,...,gm是单项式函数。

许多变形的多项式函数也是应用非常广泛的。例如，假定f是一个多项式函数，g是一

fxfx

个单项式函数，那么约束不等式f(x)≤g(x)可以表示为()≤1，因为()是一个多项式函数。

gxgx同样的，如果g1和g2都是单项式函数，那么约束等式g1(x)=g2(x)可以表示为

g(x)=1，因

x12

为

g(x)是一个单项式函数。 (x)

12

CMOS运放的设计和几何规划优化方法研究

一个几何优化问题可以转化成一个凸型优化问题：在凸不等式约束和线形等式约束条件下的凸函数的最值问题。将几何优化问题转换成一个凸函数问题是我们得到几何优化问题的全局最优结果的关键。

定义新的变量yi=logxi，对多项式函数f进行对数运算得到

h(y)=logf

((e

y1

,...,e

yn

))

T

t y+

=log ∑eakbk

k

其中aT= k a1k,...,ank ，bk=logck。显然，h是关于新变量y的凸函数。 我们可以将标准的几何优化问题转换成如下的凸优化问题：

minimize logsubject to log

f(e

y1

,...,e

yn

)

f(e

i

i

y1

,...,e

y1

yn

)≤0,i=1,...,m

yn

logg

(e

,...,e

)=0,i=1,...,p

这就是所谓的指数型几何优化问题。我们能够使用有效的内点方法（Interior-point method）

来求解，而且求解有完善的二元性，灵敏度理论依据。

§4.2 几何规划优化设计

采用GP优化方法可以对任何一个设计指标进行优化。最重要的步骤是整理出所有约束等式与不等式。一旦使用恰当的模型将电路参数准确地提取出来，使之能够全面、完整地描述电路的所有性能，并且能将所有的限制条件都考虑周到，并整理成约束条件，那么只需要将目标函数与限制条件进行位置互换就能够根据实际应用时运放的在系统中的作用，分别针对各个指标进行优化。在此，选取单位增益带宽作为目标函数对它进行优化。 该运放的原理以及各个限制因素已在第二章中进行了详细的叙述，因此在这里就不再赘述原理。直接从电路中将约束条件抽象出来，整理成纯数学描述的等式与不等式的形式。并转化成符合mosek优化工具要求的输入形式。 ● 目标函数

minimize

f

minu

其中

f

=u=u2π

g

2C

m1

C

C

,f

min

为设计指标要求的至少达到的带宽

● 限制等式与不等式

（1） 对称与匹配：

W=W W=W W=W W

1

2

3

4

8

9

10

=W11=W13

L=L

1

2

L3=L4 L8=L9 L10=L11=L13

CMOS运放的设计和几何规划优化方法研究

（2） 电流镜要求：

L=L=L

5

7

8

（3） 电流源要求：

4*WL

12

1313

=1

12

R

B

=1

（4） 尺寸限制：

1000≥WN≥1(N=1,2...14)

20≥LN≥0.8(N=1,2...14)（5） 面积限制：

100+1000CC+8∑W

I=114

I

L

I

≤Amax

（6） 系统失调要求：

2*3675

LWWL

3

6

5

=1

7

（7） 各个支路电流：

以M8管的电流为设计变量，其余所有支路的电流都用I8，以及各个管的宽、长变量的表达式来表示。 （8） 偏置条件：

所有管子都必须处于饱和区：

（输入共模电压固定在2.5v，输出范围为0.5v~4.5v。）

对M1

≤1

对M2：因为对称，所以只要M1满足条件，则M2也自然满足饱和的条件。 M3，M4自动满足饱和条件。

1M5

：*1.6≤1 M6

：21

M7

：21

其余管子（除M14）均处于饱和区。

（9） 过驱动条件：

为保证所有处于饱和区的管子远离亚阈值区，设定满足的过驱动电压为130mv。故对所有的管子都至少需要满足：

≥0.13

CMOS运放的设计和几何规划优化方法研究

（10） 功耗：

V(2*I+I+I)≤P

DD

8

5

7

max

（11）增益：

A

V

g g

m2m6 =

+ +

o4 o6o7 o2

所以需要满足：

≥

A

Vmin

（12） 零极点补偿：

由补偿电容Cc引入的零点可由M14的作用搬到左半平面，并且正好搬到第一个非主极点处，消除了第一非主极点。可以由此确定M14管子的宽长比。

=1

（13） Slew Rate:

要求为C≤

5

+11

,CL≤

SRminSRmin7

（14） 等效输入噪声：

s

2

=n,in

α

f

+β≤Sn,max，其中

12

fp 1+α=

CoxW1L1

2K

KµLKL

fn

nfp

p

2

12

，

β 3

（15） CMRR：

CMRR=

g

2*g

O1

m1

g

+g

O3

*g

m6

m3

=

O5

≥CMRRmin

（16） NPSRR：

NPSRR=

gg

g+g*g

m1

O2

O4

=

O6

NPSRR

min

（17）

相位裕度：

第一非主极点被M14补偿掉，所以镜像极点、寄生极点成为影响相位裕度的主要

极点。采用近似arctanx≈x,(x<250)，有

360

min

×2π≥ u + u

p3 p4

本文来源：https://www.bwwdw.com/article/jxp1.html